• 學位論文

應用於微機電震盪器之開鎖機制低功率數位鎖相迴路

本篇論文旨在介紹用於微機電震盪器之開鎖機制低功率數位鎖相迴路的設計與實作。此電路目的在於透過鎖相迴路補償微機電震盪器對溫度所造成的頻率飄移現象，並透過開斷鎖機制，我們可以省下約20%的電路功耗，且預期省下70%的系統功耗。而本電路輸出頻率為72MHz,在不同的溫度情況下，頻率精準度皆在數百ppm誤差範圍內。本論文藉由65-nm與0.18-μm標準互補式金氧半導體製程，實現了三個相關的電路。 第一個實作導入了數位鎖頻迴路以加速鎖定過程。為了節省硬體以及功耗，此鎖頻迴路由數位張弛震盪器，bang-bang相位偵測器，除法器以及二位元增益移位器構成。第二個實作中，為了連續輸出，我們增加了一相位注入機制。而為了節省硬體以及功耗，在第三個鎖相迴路設計中，我們使用一鎖定偵測器與開鎖機制來節省功耗。 在1伏特之供應電壓下(1.2伏特於0.18-μm製程)，三個電路之耗能皆小於1毫瓦特。，其面積皆小於1平方毫米。而其功能性以及表現在量測結果中也被進一步驗證。

• 學位論文

發光二極體之窄脈衝電流驅動電路設計與實作

本論文旨在探討驅動發光二極體的窄脈衝電流電路。發光二極體與雷射二極體都是適合用窄脈衝電流驅動的光源，然而發光二極體因發光亮度的持續成長、成本的持續下降，以及對使用者較為安全等原因，在感測、訊號傳送等需要窄脈衝電流驅動以發出短暫強光的應用中，漸漸受到重視與研究。窄脈衝電路亦能用來協助發光二極體的性質測試工作。 從文獻的回顧與分析中，本論文歸納了實作窄脈衝電流電路時應注意的要點─ 降低寄生電感、使用高壓驅動等，以及常見的三大類驅動架構。而後本論文提出以源極切換的概念，改善高電流增益電流鏡架構常見的切換速度較慢的問題，保留其低耗能、可積體化的優點，更因為以低耐壓製程開關驅動高耐壓製程電晶體，降低開關驅動電路的負擔與耗損。經由電路學分析以及模擬測試，確認了源極切換電流鏡作為窄脈衝電流電路的可行性。最後另設計一簡單的環形振盪器測試系統，和源極切換電流鏡一起實際下線，進行實驗量測並討論量測結果。

• 學位論文

非晶相銦鎵鋅氧化物薄膜電晶體之電性分析與以深埋氧化層電荷改善短通道效應之超薄體金氧半電晶體

於未來顯示器技術中，高解析度顯示器所需之通道載子遷移率(Mobility)的需求亦將隨之增加。近年來，將非晶相銦鎵鋅氧化物薄膜電晶體(a-IGZO TFT)利用於Active Matrix Organic Light Emitting Diode (AMOLED)已經成為研究的趨勢。相較於傳統的通道材料非晶矽之載子遷移率(Mobility ~1cm2/V-s)，非晶相銦鎵鋅氧化物有著較高之載子遷移率(Mobility~10cm2/V-s)。因此，非晶相銦鎵鋅氧化物被視為是可用於次世代薄膜電晶體之理想的通道材料。 在a-IGZO中，因為不同製程條件的影響，因而會造成下層通道較上層通道有較高之載子遷移率。在本論文中，我們提出了以原子層沉積(ALD)之三氧化二鋁(Al2O3)鈍化保護層(passivation layer)可增加以底部閘極所操作(bottom gate operation)之非晶相銦鎵鋅氧化物薄膜電晶體之載子遷移率，並且改善其操作穩定度(reliability)。藉由在三氧化二鋁鈍化保護層中之固定負電荷(negative fixed charge)，在非晶相銦鎵鋅氧化物通道中之電子可被庫倫斥力(coulomb repulsion)推離品質較差之上通道，進而可觀察到載子遷移率提升的現象。此外，以三氧化二鋁鈍化保護層覆蓋之非晶相銦鎵鋅氧化物薄膜電晶體亦展現出比以二氧化矽(SiO2) 鈍化保護層覆蓋之非晶相銦鎵鋅氧化物薄膜電晶體有著較高之載子遷移率以及較佳之操作穩定度。 為了追求更快的電晶體操作速度以及更高的封裝密度，近年來金氧半場效電晶體(MOSFET)之尺寸持續地微縮。全空乏型超薄體金氧半電晶體(FD Ultra-thin body MOSFET)被視為是符合國際半導體技術藍圖(International Technology Roadmap for Semiconductors)制定之微縮需求的理想元件。然而，當閘極長度持續地被微縮下去，通道的閘極控制(gate control)將會被劣化，並且全空乏型超薄體金氧半電晶體之電性表現亦將因短通道效應(short-channel effects)而被損害。在本論文中，我們提出了帶有深埋氧化層電荷之超薄體金氧半電晶體(UTB MOSFET with charged buried oxide)的新型結構。藉由此新型結構，短通道效應將得以改善。在此結構中，帶有電荷之深埋氧化層為汲極電場之收集者，利用此效應可進一步改善超薄體金氧半電晶體中的短通道效應。本研究中以二維電腦輔助模擬技術(two-dimensional technology computer-aided design simulation)來對改善之短通道效應進行原理分析，並且藉以驗證此新型元件結構。

• 學位論文

奈米金粒對電漿子紅外線熱發射器的增強效應與葡萄糖分子感測的應用之研究

本論文主要研究與探討奈米金粒對於電漿子熱輻射發射器的放射增強效應並進一步應用此紅外線發射器於葡萄糖分子的感測。首先，本實驗在熱發射器表面蒸鍍上金的薄膜，並進行快速熱退火使金膜裂解成顆粒狀。藉由改變金膜的厚度與熱退火的溫度，觀察不同條件下所形成的金粒之大小與分布，並探討不同形貌的金粒對於熱發射器在中紅外波段放射強度的增強效應。實驗顯示，奈米尺度的金粒可以顯著地增強發射器的輻射強度。接著，利用此熱發射器當作紅外光源，設計葡萄糖溶液的感測系統，並實際進行量測。論文中針對葡萄糖分子在波長十微米附近的主要吸收區域，呈現如何設計出對應到其吸收峰值的單波長與雙波長電漿子熱發射器。放置溶液的容器之考量與製作也在文章中詳細討論，包含穿透窗口玻片材料的選擇與溶液厚度的控制。最後，利用此感測系統實際去量測不同濃度的葡萄糖溶液，藉由觀察特定波長紅外光穿透溶液後強度減弱的情形，可發現葡萄糖濃度與紅外光吸收量之間存在著線性的關係。本實驗的結果有助於未來非侵入式血糖檢測儀的研究與發展。

• 學位論文

針對高效能智慧型視覺辨識系統之探討及設計

智慧視覺辨識技術在現今許多應用扮演不可或缺的角色，例如智慧車輛、人機互動系統、監視系統以及體感遊戲等等。在本論文中，我們將分別探討利用特定性機器學習演算法開發之高效率視覺辨識系統，以及利用廣域性稀疏重建演算法開發之高效率視覺辨識系統。本論文分為兩大部分。在第一部份我們介紹以智慧視覺為基礎之車輛偵測及追蹤辨識系統。此系統建立在電腦視覺及機器學習技術之上。我們根據以視覺為基礎之智慧車輛應用之需求探討系統規格。此系統利用機器學習演算法達到高準確率的偵測結果。我們提出一針對多車輛追蹤之高效率特徵追蹤演算法。我們所提出的系統適合用於各種車用應用，並且在遠距離應用達到超過90%之偵測率以及在中距離應用達到99.1%之追蹤成功率。 為了達到即時處理之需求，我們利用大型積體電路設計來實現本系統。我們探討硬體設計最佳化之流程及方法，在不影響準確率的情況下，降低硬體資源需求及消耗。我們利用40奈米半導體製程實現此智慧視覺車用系統晶片。此晶片大小為3.0×3.1mm2。此晶片之時脈為220MHz，核心與輸入輸出腳位電壓分別為0.9V以及2.5V。此晶片能夠達到3.01TOPS/W功率效率以及55.6GOPS/mm2面積效率。此系統晶片能夠最多支援同時64物體追蹤。藉由特徵追蹤處理器，此晶片能夠提升1.62倍之功率效率以及提升至少1.79倍之處理偵率。對於Haar-like物體偵測，此晶片在VGA解析度下能夠達到0.327fps/MHz之處理效率，此處理效率為目前相關之物體偵測硬體架構之3.6到8.8倍。總結第一部份而言，我們實現了一能於140公尺主動距離到達60fps、60公尺主動距離達到300fps之系統及其硬體架構設計。此架構最高能支援Quad-VGA(1280×960)影像解析度。此晶片之平均功率消耗為69mW，同時達到354.2fps/W之功率效率。 在論文第二部分，我們提出針對一般性視覺辨識系統之稀疏重建演算法及硬體架構設計。此演算法利用信號稀疏性的基本性質來對物體進行稀疏表示。此外信號稀疏特性可以用於壓縮式感測。稀疏表示和壓縮式感測的重建核心可以模型化成凸面最佳化問題。然而此凸面最佳化問題會造成非常高的運算量以及運算複雜度。此凸面最佳化二次方程式問題即被稱之為LASSO方程式。我們針對此問題，基於Homotopy拓樸演算法，提出了一疊代式重建核心演算法。此方法能夠將先前重建結果當成一起始信號點來重現目前待解信號。此方式稱之為暖啟動稀疏重建。此方法適用於當信號與信號之間存在時序或空間相依性。我們提出之方法能夠快速地在不同動態變化之下，重建稀疏信號。同時我們也根據實際計算流程，探討演算法最佳化以及快速計算法。我們利用提出之重建演算法能夠達到物體辨識及追蹤，同時探討利用暖啟動重建演算法之處理時間效益。 我們針對高維度稀疏信號重建開發一多元性平行硬體架構。此晶片能夠對於壓縮式感測或稀疏表示法相關應用提供高維度之信號重建能力。同時利用此晶片能夠達到對於不同視覺辨識應用所需之即時處理能力。此信號重建平台實現於40奈米半導體製程。晶片大小為3.7×3.7mm2。其平均功率消耗為353.3mW，時脈為250MHz，核心與輸入輸出腳位電壓分別為0.9V以及2.5V。我們提出一4G 係數/秒(8Gbps)之高輸出感測矩陣產生引擎。透過此矩陣產生引擎，此晶片相較於從晶片外部讀取整個感測矩陣，能夠減少超過75%頻寬需求，同時其減少77%整體處理時脈週期。我們對於解析線性方程式提出一矩陣分解引擎。透過此矩陣分解引擎以及所提出之漸進式矩陣更新流程，能夠減少超過57%之線性方程式解析時間。此晶片透過16個處理核心達到401GFlops/W之功率效率以及10.4GFlops/mm2面積效率。此晶片根據信號維度能夠支援不同的信號稀疏度。相較於軟體實現，此晶片對於監測視訊重建達到292倍之加速。同時此晶片對於視覺物體追蹤達到至少200倍之加速。而對於高斯隨機信號重建，當信號維度為2048，量測信號維度為1024，信號稀疏度為5%時，此晶片能夠達到1008倍之加速能力。

• 學位論文

應用於早期預防心因性猝死之系統演算法及架構設計

心因性猝死(Sudden Cardiac Death, SCD)是當今社會主要的非自然死因之一。儘管現今的醫療照護技術持續的進步，心因性猝死的死亡率依然居高不下。如何預防心因性猝死的發生，一直是醫學研究上的一大挑戰。近來已有臨床醫學的報告指出，若能將心因性猝死早期徵兆的偵測結果即時提供給患者，可解決大部分患者延遲就醫的問題，並改善其預後結果。因此，提供使用者一具備即時反映心臟狀況與偵測危險徵兆的系統，對於早期預防心因性猝死將是一大幫助，而我們選擇透過心電訊號的處理來達到這個目標。心電圖(electrocardiogram, ECG)是醫學上常用的非侵入式診斷工具，它可以用來觀察心臟狀況，並作為許多心臟疾病的診斷依據，包括心因性猝死的早期徵兆，也被認為可藉由心電圖的處理與觀察得知。由於許多心因性猝死的早期徵兆是不定期出現的，想要增加這些徵兆的偵測率，就必須長時間持續觀察心電圖。現今的Holter系統可提供24小時的心電圖紀錄功能，但是此類系統不易攜帶，提供給使用者的功能也是有限的。近年來興起的體表感測器網路(body area sensor network, BASN)則可無線傳輸生理訊號，大幅降低感測裝置的體積。然而，在實際應用方面，如何降低此類系統的功耗，以及建立多功能即時處理平台將是一大挑戰。 在此篇論文中，我們將設計一基於心電圖訊號處理的心因性猝死預防系統，並分為兩大部份來研究。在第一階段的研究中，我們主要開發心因性猝死的預防演算法，可實現兩種主要功能:心因性猝死的偵測(detection)與預測(prediction)。在偵測功能的部分，主要包含心律不整(arrhythmia)與急性冠狀動脈症狀(acute coronary syndrome, ACS)的偵測。我們定義並測試偵測演算法的主要步驟，包括心電圖的濾波器設計、波形描繪與特徵值萃取。由於偵測演算法的開發已較為成熟，我們主要專注開發長期性預測心因性猝死的演算法。我們所提出的演算法，主要由長期性特徵值萃取與機器學習的技術構成，並於MIT-BIH所提供的標準心電圖資料庫上驗證。初步研究結果發現，若結合傳統的心律變化率(heart rate variability, HRV)與QTc等特徵值，分辨心因性猝死與正常個體的辨識率可達到90%以上。我們更進一步提出基於小波轉換能量的特徵值，可將辨識率提高至95%。然而受限於目前可用的資料庫規模，此演算法未來仍需持續地使用更多個體資料做驗證。 在第二階段的研究上，我們根據演算法的特性，以及低功耗與高彈性度的系統要求，設計並實作一多功能心電圖處理器來實現心因性猝死的預防系統。在架構設計上，我們主要採用多重異質性的處理單元來因應多功能系統要求，處理流程則可分為四個管線化處理階段。根據每個階段運算複雜度的差異，我們設計了兩種處理單元作為運算核心。首先，我們設計加速器來最佳化運算量較高的功能區塊，包含有限脈衝響應濾波器、連續性小波轉換與多重特徵值萃取。此外，我們整合多核心的系統架構來增加系統的彈性度。藉由雙向通用管線化處理單元的設計，傳統多核心系統的匯流排衝突率可被有效降低，而系統功耗則可削減85%左右。最後，藉由加速器與通用管線化處理器的結合，可實現多重訊號處理功能，相較於之前所提出的系統，我們所提出的系統彈性度與擴充能力是大幅增加的。 最後，在系統實作上，我們採用時脈門控與電壓縮放的技術進一步降低50%的系統功耗。根據晶片的量測結果，我們的系統能以54.3微瓦(μW)的功耗條件，實現高準度心律不整與急性冠狀動脈症狀的單通道偵測。相較於之前所提出的系統架構，在同樣低於100微瓦的功耗條件下，此架構設計可提供更高階的訊號處理功能，並具有更高的系統彈性度。因此我們認為，此架構設計可滿足心因性猝死預防系統所需具備的即時處理、低功耗等需求。

• 學位論文

具有嚴格輸出電壓調控與自動波谷切換之一次側控制準諧振返馳式轉換器設計

本篇論文針對一次側控制之準諧振返馳式轉換器提出可達成準確輸出電壓調控之一次側偵測電路與全自動之波谷切換技術。藉由追蹤輔助繞組的電壓斜率，控制晶片可使用簡單的類比電路，在二次側電感之電流降至某一固定值的瞬間取得輸出電壓資訊，進而減少輸入線電壓與輸出負載對於輸出電壓的影響。為了方便以類比方式偵測電壓的斜率值，將輔助繞組的回授電壓與一固定斜率之斜坡電壓相加，使偵測電路改為追蹤零斜率之瞬間。 　　本文所提出的自動波谷切換技術採用擾動觀察法來偵測諧振之波谷，不需要任何額外的離散元件即可達成波谷切換。除此之外，為了避免在較輕載時產生嚴重的電磁干擾，採用波谷省略方式來降低切換頻率，使得功率電晶體在第一個之後的汲極電壓波谷開始導通。考慮到電壓偵測接腳存在一定程度的雜散電容而使得諧振波谷點產生延遲，本文也提出可測量與修正RC延遲之電路來校正此非理想效應。 　　採用世界先進0.5-um 5-V/40-V CMOS高低壓混合製程之電路模型，本文將所提出之電路技術整合在返馳式轉換器控制晶片中並進行全系統之模擬。針對本文所設計輸出電壓為6.2 V與額定功率5 W之一次側準諧振返馳式轉換器，模擬結果顯示在最高與最低之輸入線電壓下，從10%負載到全載的範圍中輸出電壓之變動量皆不大於0.8%。同時，若針對不同準諧振頻率、負載電流、與雜散電容進行模擬，所提出的波谷切換電路皆可準確使功率電晶體導通在汲極電壓之最低點。

• 學位論文

時脈產生器之分析與設計於65奈米CMOS技術

時脈產生器廣泛運用於通訊系統及數位訊號處理器，來做為類比數位轉換器的參考頻率或者有線、無線收發器的時脈。功率消耗相位雜訊以及工作頻率為時脈產生器的關鍵效能。在電路的實現方面，微小化的CMOS 技術雖然帶來效能的提升，原件的不理想性卻阻礙了更高的品質。克服不完美且設計出擁有卓越效能的時脈產生器是我們所追求的。 首先，以低相位雜訊及低功率消耗的鎖相迴路實現了一個時脈產生器。我們提出了一個無除頻器，次諧波注入並能自我校正注入時間的鎖相迴路。由於運用時間校準相位偵測器，得以自動校正注入時間並且省掉了除頻器。這個次諧波注入的鎖相迴路達到了低功耗且低相位雜訊的特性。 其次，提出了一個回收使用漏流的鎖相迴路來降低功耗及縮小面積。漏流回收技術是用在以薄氧化層PMOS電容實現迴路濾波器的鎖相迴路。高電容密度的薄氧化層PMOS電容減小了晶片面積。在奈米CMOS製程之下，鎖相迴路中PMOS電容的漏流被回收利用來供給能量給壓控震盪器，除頻器及雙模頻率相位偵測器。漏流回收電路不但減少了功耗且補償了漏流來穩定迴路。 最後，除了以低雜訊、低功耗為特點的時脈產生器之外，針對未來的應用，還提出了兩個高速的注入鎖定除頻器。我們以π型LC網路實現兩個G頻帶的注入鎖定除頻器，而π型LC網路提高了工作頻率。論文內容包含頻率增益分析以及設計考量，且對vias及走線於電感值及品質因素的影響也有所討論。

• 學位論文

以心電圖為基礎預測急性冠心症病人預後風險之研究

急性冠心症肇因於心臟肌肉缺血或缺氧，是長久以來位居我國十大死因前三的重大疾病。判斷急性冠心症病患預後危險程度的系統是非常重要的研究議題。傳統上，TIMI危險分數採用了病患的病史作為判斷之依據，是目前較廣被接受的作法。近年來，由於心電圖之方便性、快速性以及非侵入性，相當多以心電圖分析系統做為急性冠心症病患預後危險評估的研究出現。 本論文提出一套對急性冠心症病患預後危險評估之心電圖分析系統，蒐集並且使用某醫院所提供的病患資料來設計及驗證本論文所提出的系統。這個系統的心電圖分析系統架構包含資料蒐集、前處理、特徵擷取、以及最後使用人工智慧判斷病患之預後狀況，於系統中每一步驟本論文均有提出改進效能之方法。 對病患危險程度分類而言，傳統醫學上的研究通常使用迴歸分析，而本論文提出使用類神經網路設計較為複雜的系統來對急性冠心症病患預後做危險評估分析，利用人工智慧協助急性冠心症預後病患之危險評估也能達到比人為判斷或用統計模型所得出之預後效果還要好的危險程度判斷效果。傳統上由於使用人為判斷或多變數迴歸分析的方式做預後判斷，特徵必須足夠精確才會有顯著之危險分層效果；使用人工智慧的好處在於，即使特徵是由複數個生理因素所影響，在取用足夠多個特徵的狀況下機器仍能自動計算出特徵內的複數個生理因素，並做出危險判斷。換言之，傳統之分析方法需人工去蕪存菁，而人工智慧之方法則是機器自動做計算。本論文之實驗證實本系統所使用之簡單特徵搭配類神經網路可以得到極佳之危險評估效能。本論文所提出的對急性冠心症病患預後危險評估之心電圖分析系統，準確率可達八成以上。

• 學位論文

適用於異質網路連續干擾消除接收機之功率控制與波束成型設計

目前行動數據流量以爆炸性的速度成長，為了增加網路容量，異質網路被認為是未來行動網路的候選之一。然而由於異質網路中基地台之間的傳送功率差距很大，細胞間干擾會比傳統網路更嚴重，大大地影響異質網路的效能。 傳統上功率控制及波束成型的設計目標是壓抑干擾或避免干擾，而本論文提出了一個有別於以往的概念：在強干擾的情境下刻意加大干擾訊號比使其適合做干擾消除，進而降低強干擾的影響。在考慮通道資訊不完美的情況下，針對單輸入單輸出系統及多輸入多輸出系統，本論文提出的演算法能夠根據理論位元錯誤率決定要忽略干擾或是消除干擾及對應的功率控制和波束成型。模擬結果顯示提出的方法在弱干擾及強干擾的情境下都運作良好。