• 學位論文

運用不同排列之二維光子晶體來探討空氣佔有率與氮化銦鎵類發光二極體光萃取增益之關係

本篇論文運用不同排列之二維光子晶體來探討空氣佔有率與氮化銦鎵類發光二極體光萃取增益之關係。該等二維週期性奈米光子晶體係採用電子束微影方式搭配乾式蝕刻形成。 運用表面週期性光子晶體來提升氮化銦鎵類發光二極體之亮度已經廣泛地被探討，肇因於其可大幅地提升氮化銦鎵類發光二極體之光萃取增益。然而，於設計光子晶體時須仔細地考慮三項要素，分別為週期、深度以及空氣佔有率。但截至目前為止，於文獻上鮮少對於光子晶體之空氣佔有率與氮化銦鎵類發光二極體光萃取增益進行深入探討。有鑑於此，不同排列以及形狀的二維光子晶體之空氣佔有率與氮化銦鎵類發光二極體光萃取增益之關係，將於本篇論文中進行深入探討。 本篇論文之內文包含二維光子晶體之設計製作與量測分析。於光學量測方面，光致激發螢光頻譜系統可用於決定相對發光強度；積分球量測系統可用於決定相對光譜輻射通量，並同時可驗證光致激發螢光頻譜量測數據之趨勢。除此之外，將表面具有二維光子晶體之發光二極體磊晶片經由業界之標準製程，制備高功率氮化銦鎵類發光二極體之晶粒。該高功率氮化銦鎵類發光二極體之晶粒將可用於測定發光二極體之相對發光強度以及遠場光型的量測。根據實驗之結果，首先，無論二維光子晶體之排列以及形狀為何，氮化銦鎵類發光二極體之光萃取增益均於空氣佔有於51%時達到最大值，且隨著空氣佔有率之變化均有一類似之趨勢；再者，當具有六角排列二維光子晶體之發光二極體晶粒操作於350微安培時，其光輸出功率相較於不具結構之晶粒可大幅提升達81.9%；又，六角排列之光萃取增益優於四角排列，且具有較明顯之側邊出光指向性，可符合顯示器之需求。

• 學位論文

二氧化鉿薄膜成長於矽鍺磊晶層上的介面熱行為

近年來，由於互補式金屬氧化物半導體(CMOS)的尺寸快速縮小，傳統絕緣層材料二氧化矽因物理上的極限，造成漏電流過高而影響原件特性。因此，高介電質材料二氧化鉿被廣泛的研究並應用以取代二氧化矽，有助於半導體元件的持續微縮。此外，為了提高元件的工作速度，以擁有更高載子遷移率的應變矽鍺作為CMOS傳輸通道是一個較佳的選擇。但新的材料也因介面組成和應變效應產生新的問題。 在本研究中，我們以原子層沉積技術將二氧化鉿氧化層的厚度縮小至低於二奈米，成長於矽鍺磊晶基板與矽基板上。以這兩種結構進行光學與電學的量測，用以分析二氧化蛤與基板介面的特性。在以第一原理為模型的計算中，因晶格不匹配與介面張力造成的結果包含:在熱處理過程中鍺原子會向下遷移與介面存在低化學劑量的氧化矽，這些結論都在光學量測中被證實。 其次，針對二氧化鉿/矽鍺基板與二氧化鉿/矽基板實行的高頻電容-電壓量測，其結果分析出兩種結構在等效介電質常數、平帶電壓偏移與介面陷阱密度有明顯差異，這些差異能歸因於鍺氧化物的存在與矽擴散等效應。最後在電流-電壓的量測中，提供了兩種樣品的漏電流程度，其曲線可以由能帶結構的變異來解釋。

• 學位論文

應用於高速有線通訊之時脈與資料回復架構

為了實現應用於高速有線通訊的時脈與資料回復電路，本論文首先提出一個具有頻率自動鎖定的半速率時脈與資料回復電路，電路透過相位內插電路產生所需的相位輸出，並在不使用環形振盪器的情形下，完成半速率頻率誤差偵測。電路以90nm CMOS的製程製作，其晶片面積為0.96×0.84mm2。在輸入10.3125Gb/s 27-1的擬似隨機位元序資料下，量測到的時脈峰對峰抖動與方均根抖動分別為14.54ps,pp與1.90ps,rms。在相同的輸入資料下，量測到的資料峰對峰抖動與方均根抖動分別為26.85ps,pp與5.12 ps,rms。在工作電壓1.2V的情況下，功率消耗為244mW，而抖動容忍度可超過IEEE 802.3ba的抖動容忍遮罩0.46UIpp。 雖然已完成單一通道的時脈與資料回復電路，但是在IEEE 802.3ba的實體層架構中，資料傳輸是以四個通道的方式進行。為了節省功耗、硬體成本和避免多組振盪器之間的干擾。本論文提出了結合一個時脈與資料回復電路與三組延遲鎖定迴路電路的多通道時脈與資料回復架構，時脈與資料回復電路提供I/Q時脈給延遲鎖定迴路使用，完成多通道時脈與資料回復。然而半速率非線性時脈與資料回復電路的輸出抖動過大，無法提供可靠的時脈輸出給延遲鎖定迴路使用。因此本論文接著提出混合式的相位誤差偵測電路，讓線性時脈與資料回復電路可以應用在高速操作。在考量下線硬體成本的情況下，我們選擇實現2×10Gb/s的多通道時脈與資料回復電路。此多通道時脈與資料回復電路以90nm CMOS實現，其晶片面積為1.19×1.06mm2。在輸入10Gb/s 27-1的擬似隨機位元序資料下，模擬的時脈峰對峰抖動為2.54ps,pp。在相同的輸入資料下，而模擬的資料峰對峰抖動分別為2.29ps,pp (CDR)與3.15ps,pp (DLL)。在工作電壓1.0V的情況下，功率消耗為90mW (CDR) + 30mW (DLL)。

• 學位論文

低功耗雙基底對數型類比數位轉換器

對數型數位類比轉換器可偵測大範圍變動之訊號，亦可簡化後方的數位運算。本論文提出一低功率消耗的電路實現，相較於傳統線性型逐次逼近暫存器式類比數位轉換器[16]，可節省99.6%的切換能量；此對數型類比數位轉換器僅須一個參考電壓、且具有雙基底轉換功能之對數型類比數位轉換器，我們並基於此架構設計出應用於偵測光或電訊號平均強度之接收訊號強度指標電路。 晶片實作分成兩個版本：8位元1.25MS/s雙基底對數型類比數位轉換器、及8位元625KS/s光或電訊號平均強度偵測電路。兩者的類比電路供給電壓是1.65V和3.3V，數位電路是0.9V，皆使用0.18um互補式金氧半場效電晶體製程，晶片面積均是 。 於第四章介紹之第一個版本的動態範圍48dB，其直流DNL峰值是0.55 -LSB、INL峰值是0.96-LSB，功率消耗240uW，FOM (pJ/conv. step)約為0.5。 於第五章介紹之第二個版本的動態範圍96dB，其直流DNL峰值是0.75 -LSB、INL峰值是1- LSB，功率消耗320uW，FOM (pJ/conv. step)約為2.1。

• 學位論文

適用於結構物即時監測之無線感測網路技術資料壓縮之演算法實作

近年來，由於M2M概念的興起，無線感測網路已成為相當重要的技術，而為了推廣此技術，我們與國科會合作，以防止因天候異常以及天然災害，所造成的大型結構物倒塌、毀壞事件目標，建立了一個無線結構物安全監測平台，並且將此平台架設在中沙大橋。在這個平台之中，包含許多的技術應用，例如：通訊協定技術，全球定位系統，數據壓縮，結構頻率分析等等。我們使用MSP430 以及 ARM Cortex M3的晶片為運算單元，並以此設計出我們的感測器節點，並設計量測電路板，使其可以根據不同種的環境或需求去做監測；並根據我們所需要的情境，在無線感測網路平台上進行演算法實作，以加強WSN的local processing能力。

• 學位論文

自我驗證像素內插框架及其相關演算法與硬體架構設計

本篇論文中，我們提出了一套自我驗證架構來處理不同的內插問題，包含影像感應測器的彩色濾光片內插，電視訊號的去交錯，影像的超解析放大。這些內差的問題在生活中每天都會遇到，而這一類的問題基於取樣的不足，註定無法還原成完美的高解析度影像。學者提出了許多不同的假設並利用這些假設來內插，問題是這些假設如果不成立，那最後輸出的影像品質就會變得無法預測。我們提出的架構是利用重複內插的收斂性來選出最佳的內插解，架構本身不提供輸出值的預測，而是在幾個候選演算法中，檢查其中一種方法重複內插後的收斂性來判斷內插是否正確。利用此方法，我們可以把不具收斂性的內插法排除，避免產生錯誤的結果.根據我們的客觀與主觀實驗結果，利用自我驗證內插架構比候選演算法提供更好的結果。且品質差距是顯著的。 利用此架構，我們也設計了一套電視用的超解析引擎，能夠將低解析度的電視訊號放大成高解析度的影像。影像訊號中可分結構與材質，我們利用先前提出的自我驗證架構來重建影像的結構並避免錯誤的結果，再利用電腦圖學中的材質合成來生成材質的細紋，給觀看者得到高解析度的感受。我們也分析了對應的硬體架構，利用區塊內遞迴的架構可以大幅降低所需要的頻寬與記憶體用量。 在論文的最後一部分，我們利用人類視覺特性，設計實驗找出人眼對於平面顯示器的動態模糊的極限，並利用此極限設計出移動估計補償畫面插補法來提高高更新率的影片，並有效降低人眼感受到的動態模糊。 綜觀整篇論文，我們的核心觀念是利用人眼視覺特性找出影像處理上的原則與排除冗餘的運算。人類對視覺的認知還只是在粗淺的表面，還有很多未知的領域有待學者分析，在影像處理上也還有非常多的未知數。未來的研究者必能將成果繼續往前推進。

• 學位論文

銅銦鎵硒太陽能電池與矽模組模擬

在本篇論文中，著重在討論銅銦鎵硒太陽能電池的光電特性以及從太陽能電池片到模組的電流增量之模擬。為了有效的模擬銅銦鎵硒太陽能電池，將在二維下採用多種不同的模擬方法（ex. Transfer Matrix Method & Raytracing Method）。在傳統銅銦鎵硒太陽能電池中，考慮銦與鎵比例的改變而引起的能帶隙變化，對其做最佳化模擬得到最佳比例下的最大效率。在考慮銅銦鎵硒太陽能電池生產成本中，將參雜硫元素對銅銦鎵硒太陽能電池做硫化處理，并對硫與硒做最佳化比例的模擬。 在第三、四章中，建立三維的模組模擬。在第三章中，首先介紹模組結構，包括太阳能电池片、玻璃、EVA膠膜、透明TPT背板以及铝合金边框。從太陽能電池片到模組會有大約2％的電流的增加量。由於實驗室電腦記憶體受限，在模組光學模擬中，將模組分為不同的五個部份，最後將會得出最終的電流增加量。在第四章中，根據目前模組的發展，對模組做最佳化的模擬。包括加上玻璃的抗反射層、玻璃的變薄、更換膠膜材料以及使用LHS代替傳統帶狀連線。在模組最佳化模擬中，會有單個變量的最佳化與所有變量總和的最佳化模擬。

• 學位論文

三種不同應用的有線接收器

在本文中，我們將會介紹三個使用CMOS製作的有線背板電路系統，包含了應用於測量錯誤率的有線接收器、偽隨機二進位序列產生器、寬頻(600Mb/s-4Gb/s)接收器、以及24Gb/s接收器。在這些有線背板電路系統中，都包含了幾種背板通訊有線接收器的主要電路──¬¬類比等化器、以及解多工器、時脈資料回復電路、錯誤偵測器。 在測量錯誤率的有線接收器中，包含了類比等化器、解多工器、錯誤偵測器。本系統可以用來測試27-1、215-1、223-1、231-1偽隨機二進位序列產生器。此外，電路內也同時可以產生這四種偽隨機二進位序列產生器。並可以執行自我測試的功能，本系統與偽隨機二進位序列產生器是一整合的晶片。同時可以產生四路偽隨機二進位序列產生器以及測試輸入資料的錯誤率。 在寬頻(600Mb/s-4Gb/s)接收器中，包含了類比等化器、時脈資料回復電路、解多工器，這個電路在1.2V的操作下，可以涵蓋600Mb/s到4Gb/s的這個頻段同時消耗360毫瓦。本接收器主要應用於大尺寸電視。 在24Gb/s接收器中，包含了類比等化器、時脈資料回復電路、解多工器，這個系統在1.2電壓操作下消耗350毫瓦。這接收器主要是應用在3G-SDI的資料處理上。 關鍵詞：類比等化器、時脈資料回復電路、偽隨機二進位序列、頻率偵測器、解多工器、錯誤率偵測器

• 學位論文

應用於背板通訊之有線收發器與其相對應之驗證系統

在本文中，我們將會介紹三個以CMOS製程製作的有線背板電路系統，包括40 Gb/s 3訊號準位之時脈嵌入收發器、寬操作頻率的4路平行輸出訊號以及平行資料錯誤計算系統、24Gb/s發送器。 　　在40 Gb/s 3訊號準位之時脈嵌入收發器中，傳送端包含了一個27-1 PRBS的產生器、注入式鎖相迴路和前饋等化器，在接收端則有一類比等化器以及資料時脈回復電路。此外，在傳輸端操作電壓1.2伏特的情況下消耗290毫瓦、接收端操作電壓1.2伏特的情況下消耗169毫瓦，而晶片面積在傳輸端與接收端分別為0.75平方公厘和0.8平方公厘。 　　在寬操作頻率的4路平行輸出訊號以及平行資料錯誤計算系統中，在訊號產生方面可以產生4路PRBS資料，可以選擇27-1、215-1、223-1、231-1，且數位調整前饋等化器和震幅。另外在計算錯誤方面將資料並行處理並輸出錯誤量透過電腦來計算資料錯誤率。核心操作電壓1.2伏特的情況下消耗170毫瓦、驅動器操作電壓1.5伏特的情況下消耗104毫瓦，而晶片面積為1.54平方公厘。 　　在24Gb/s發送器中，包含8組資料時脈回復電路，將8組3Gb/s的資料回復並抵銷掉訊號之間的歪斜。然後在將資料透過兩個4比1多工器和最後一個新架構的2比1多工器將資料匯集成24Gb/s。另外包含一個12GHz經數位校正的鎖像迴路。操作電壓為1.2伏特的情況下消耗218毫瓦，驅動器操作電壓1.5伏特的情況下消耗50.2毫瓦而晶片面積為1.4平方公厘。

• 學位論文

以軟體定義無線電平台實現之室內定位系統設計

由於智慧型行動裝置市場的蓬勃發展，個人化服務也更加受到重視。因此，適地性服務(Location Based Services)也成為人們生活中重要的一項議題。而在適地性服務的運作環節中，定位技術扮演著重要的角色，基於使用者個人所在位置，才能提供使用者周邊相關的訊息以及服務。在室外環境下，全球定位系統(Global Positioning System，簡稱GPS)儼然已是最普及也最受歡迎的定位解決方案。然而，在室內的環境下，我們能接收到的衛星訊號相當微弱，也使得全球定位系統在室內環境下無法準確提供使用者所在位置之資訊。因此，室內定位系統的設計也成為現今熱門的研究主題。 在本論文中，我們提供一完整的室內定位系統(Indoor Positioning System，簡稱IPS)解決方案，以簡單且低功率消耗之穿戴式訊號發射機作為室內定位目標，並設計室內定位軟體接收機以佈置於室內環境，接收發射機發送之室內定位訊號。最後，室內定位軟體接收機再對接收之訊號進行數位訊號處理，以達到室內定位之效用。除此之外，為了驗證我們設計的室內定位系統之可行性與可靠度，我們利用軟體定義無線電(Software Defined Radio，簡稱SDR)建置一室內定位系統平台，實際錄製訊號來測試我們所設計的室內定位系統。最後，從現場試驗的結果，我們的室內定位系統可同時相容於三種不同大小的室內環境並提供相當高的定位準確度。