• 學位論文

滿足差分隱私之多支持度閾值頻繁項集挖掘

頻繁項集挖掘是一個被廣泛研究的資料探勘領域，它的目的是找到資料庫中，項目與項目間的關聯。但是，懷有惡意的使用者可能會在挖掘的過程中獲取敏感的私人資訊。而差分隱私是現今廣泛使用的隱私保護標準，透過添加精心設計的噪音，可提供強大的隱私保證，同時又可獲取具有統計意義的資訊。但是如何加入噪音又能讓資料保持可用性，是個困難的課題。 在現有研究中，多數頻繁項集挖掘的演算法都使用同一個閾值來判斷項集是否頻繁。但是，使用同個閾值來挖掘項集會產生「稀有項目問題」，且在一般使用情況下，為每個項目設置各自的支持度閾值，更能合理反映項目的本質。此外，現有方法的執行效率不佳也是一大挑戰。 在本文中，我們提出了一種基於FP-growth的演算法——DPCFP-growth++，在滿足差分隱私的情況下，解決頻繁項目集挖掘中的稀有項目問題。我們首先通過隨機截斷來降低每筆交易的敏感性，並計算各個項目的支持度與分配項目各自的閾值。最後，將資料庫中的每筆資料依序存入MIS樹，並從樹中推得出頻繁項集。我們在每個步驟中皆加入拉普拉斯噪音，並證明此演算法符合差分隱私之定義。在真實數據集和合成數據集上的實驗顯示，我們的演算法在噪音與資料可用性之間取得良好平衡，並且在執行時間方面遠勝過現有的演算法。

• 學位論文

可見光氮化鎵超穎透鏡應用於繞射極限成像

單頻超穎透鏡能針對特定波段，透過次波長結構對通過的光相位進行修正，將入射光聚焦，在利用物理繞射極限所推出的光強度半高寬値FWHM也比傳統的光學元件來得優秀。 本篇論文使用光學模擬軟體設計，選擇六角柱單元結構，並依照六角最密堆積模擬出完全對稱的單頻超穎透鏡，能應用在各種偏振態的入射光，依照此方式製作了針對405nm、450nm、532nm與633nm四種波段的超穎透鏡，其基本參數為直徑100μm、聚焦在150μm，NA値為0.3。在製程上選擇氮化鎵材料製作，完成樣品後，可在電子顯微鏡下觀察到直徑60nm、高850nm並垂直於基板的氮化鎵奈米天線。接著利用我們所架設的量測光路，觀測到其聚焦後的聚焦光點半高寬値非常接近理論繞射極限，在解析度方面，現今發表過的文章利用1951 USAF量測到的最小線寬値為2.19(μm)，而製作出來的樣品在405nm與450nm波段量測到0.87(μm)，在532nm與633nm等波段也量測到1.1(μm)，在解析度上提升許多。在效率方面也將利用偏振片與二分之一波片來驗證對偏振角度不敏感的特性，與高效率表現。

• 學位論文

qATG:量子電路測試產生技術

現在的研究人員使用隨機基準或量子量在實驗室中測試量子電路，但是這些測試方式很耗時且無法確定錯誤涵蓋率，在這篇論文中我們基於量子閘的功能提出了行為錯誤模型，因為這些錯誤模型的錯誤數量與量子電路的關係式是多項式而不是指數，所以這些錯誤模型是可應用於大型電路的，此外我們提出了一種新穎的量子電路測試生成方式，這種方式使用梯度下降法來產生較短的測試組態，我們還修改了卡方統計方法，以確定在指定的測試遺漏及誤宰下所需要的重複測試次數，在IBM Q系統上的實驗結果證明我們生成的測試組態是有效的，且我們的測試長度比起傳統測試方法短了1000多倍。

• 學位論文

基於深度學習之高解析度畫面內插演算法及即時性積體電路架構設計

視頻畫面內插(Video Frame Interpolation) 藉由在兩畫面產生平滑的轉場畫面來提升視頻的時間解析度。在最近的研究中，卷積神經網路(Convolutional Neural Networks) 可以達到令人驚豔的效果。然而，在處理高解析度的影像時，這些方法需要大量的記憶體資源以及漫長的運算時間，使得在硬體資源上有比較高的需求。 在本篇論文中，我們利用通道數優化、光流共用及像素洗牌提出了一個輕運算量的網路架構，和現有的視頻畫面內插網路比較下，在2倍及4倍光流共用時，可以分別減少91倍及364倍的卷積層運算。另外，利用知識蒸餾的技巧，可以提升視頻內插的品質。並藉由人眼視覺系統對色度不敏感的特性，進一步減少在採樣時對於U和V通道的資料存取。 此外，我們也基於提出的網路架構實作了一個硬體系統。我們使用我們實驗室內部開發的神經網路處理器VectorMesh來加速神經網路的運算，並設計一個有效率存取的網格採樣引擎。此採樣引擎可以避免多餘的資料存取並可以無損的還原採樣的結果。 並且，我們整合2個VectorMesh的基本單位MERIT處理器以及1個網格採樣引擎為一個實體矽智財(Physical IP) 並實現此視頻畫面內插系統，此系統可以即時運算超高畫質解析度的影像。

• 學位論文

適用於第五代行動通訊新無線電的多用戶多輸入多輸出波束成形下行發射機之設計與實現

隨著科技的進步以及時代的演進，近年來大眾對於無線連網裝置的依賴程度越來越高，除了單位時間內所需的資料傳輸速率提高以外，在同一時間內連網的裝置數量也越來越多。而在傳統的無線通訊系統中，不同使用者的資料通常是利用時間或是頻率的分隔來達到多重接取的效果，例如時間分工多重接取(TDMA)、頻率分工多重接取(FDMA)，以及正交分頻多重接取(OFDMA)。但礙於同一個時間內無線通訊頻譜的總量是有限的，所以若連網裝置的數量持續增加，勢必會遇到物理資源不敷使用的情況。因此也就必須利用其他類型的多重接取，例如：空間分工多重接取(Spatial Division Multiple Access, SDMA)將不同使用者所傳送的資料分隔開來。 在現今無線通訊系統多元的應用需求下，5G NR規格多元且彈性，讓系統實作更具挑戰性。而本論文基於現有波束成形的理論，選擇使用性價比及開發彈性非常高的軟體無線電開發平台Xilinx RFSoC，並參考5G NR規範實作具備多使用者多輸入多輸出波束成形(Multi-User MIMO Beamforming)功能的全硬體OFDM發射機。最多支援同時傳送4組data streams給位在不同方向上的3個UEs，其中包含一個MIMO UE，兩個MISO UEs。並且為了提高資料傳輸的效率，我們利用全硬體OFDM發射機實時地將使用者要傳送的原始binary data經過一連串的處理，轉換成可由天線發射的射頻類比訊號。 另外，因為波束成形需要控制各個通道之間的訊號相位差，但實際使用儀器實作時會遇到各個發射通道存在隨機相位差的問題。為了克服這個問題，本論文使用一套訊號相位校正方法，並且經過多次實驗後確定，在目前常見的兩種軟體定義無線電平台上(NI USRP、Xilinx RFSoC)，皆能夠有效地將儀器內部各個通道的隨機相位差消除掉。 最後，為了驗證本論文所設計的整套系統的正確性及可行性，我們選擇在空氣通道(Over-The-Air)的環境下使用本系統同時傳送三部不同的影片檔案給三個位在不同方位上的使用者，其中各個使用者的資料在時間及頻率上完全重疊。最後三部大小約為11 MB的影片檔案在接收端解碼後皆可達到Block Error Rate = 0，並順利在接收端將影片重新播放出來。成功利用波束成形的技術達到空間分工多重接取(Spatial Division Multiple Access, SDMA)的效果。

• 學位論文

二維材料電阻式記憶體與1T1R結構之研究

隨著AI與IoT日漸普及，存儲裝置的需求也與日俱增，然目前傳統存儲裝置並無法應付這樣的的需求，例如快閃記憶體苦於耐用度不足，而快取記憶體雖有足夠的存取速度但容量太小等。因此，新型態記憶體的需求因應而生，目前最受矚目的一群稱為SCM (Storage Class Memory, 儲存級記憶體)，其特色是不俗的存取速度與較以往快取記憶體更大的容量，而電阻式記憶體(RRAM)便是其中一員。和傳統記憶體相比，RRAM的優點有記憶密度大(NOR FLASH的2-4倍)、高操作速度(~140MB/秒)與更好的耐用度(>106次)等。 RRAM一般常用的材料主要為TMO (Transitional Metal Oxides, 過度金屬氧化物)，並以此組成MIM(金屬-半導體-金屬)的三明治結構，並確立了RRAM的特性指標，以此為根基，學者們開始找尋替換新材料的可能性。隨著近年材料科學的蓬勃發展，二維材料一躍而上映入人們的眼簾，也開始有研究團隊應用二維材料來製作RRAM，例如h-BN, MoS2和MoTe2等。二維材料的主要製備可以透過CVD沉積與機械剝離法，而在本篇論文中則以機械剝離法為製作方法，並佐以其他製程來測試製作元件在不同環境下的表現。 首先，我們將以二硫化鉬作為主動層材料，而後透過常溫量測得到的數據找出面積對於元件開關比的關聯性，更進一步以變溫量測探討電阻值的改變，以及判斷其電流傳導特性等。其後我們亦將材料替換為六方氮化硼並發現其導電特性由於屬於較高能階材料之緣故，與二硫化鉬有所不同。 而後我們發現機械剝離法材料有較嚴重的高阻態漏流問題，並透過文獻回顧發現是由於缺乏晶格邊界缺陷導致，為了優化機械剝離法RRAM的電特性，我們希望通過製程方法在材料中製造缺陷，並解決切換時機械剝離法元件的漏流問題，以此將兩種方法的優點結合起來。在本文中，我們將透過使用RIE使得MoS2表面氧化並充斥缺陷的方法。如此一來，我們可以模擬CVD元件的晶格邊界並提高元件的開關比。 在製作單顆RRAM成功並確立其標準電性後，我們便試著將其與二維材料電晶體串接，形成一個獨立的量測單元，並觀察其在電晶體作為限流器的情形下兩者的匹配程度與RRAM是否仍能正常運作，並在後續透過其他製程手段例如氧化電漿製程與材料堆疊等成功解決兩者匹配性的問題。

• 學位論文

應用奈米結構釋放氮化鎵磊晶層應力以提升元件性能

氮化鎵材料具有許多優點，因此被廣泛應用在光電與電子元件上。氮化鎵具有高能隙 (3.4 eV)、高崩潰電場及高電子遷移率之特性，因此適合製作高功率及高頻電晶體；另一方面其發光波長涵蓋了可見光、紅外光與紫外光波段，又具備高透光率的優點，因此適合發展發光二極體。然而，純氮化鎵價格昂貴又難以製作大尺寸，故需選擇其他異質基板進行沉積氮化鎵，不論電晶體或是發光二極體的結構除了氮化鎵之外還需要其他異質材料 (例如:氮化鋁鎵、氮化鋁、氮化銦鎵等)；因為晶格常數不匹配及熱膨脹係數不匹配形成了大量的差排；氮化鎵、氮化銦鎵及氮化鋁鎵材料本身具備自發極化效果，異質結構亦具備壓電極化效應，綜合兩種極化效應將抑制發光二極體發光效率和形成常開型高電子遷移率電晶體。本文將研究極化效應對電子與光電元件所造成影響，並提出透過無汙染的週期性奈米結構技術達到改善。 第二章節將介紹此技術應用於發光二極體並探討其物理意義。使用自製的半截式六角錐圖案型藍寶石上，能夠提升發光二極體的內部量子效率與光萃取率。提升內部量子效率之原因主要來自於： 有效地釋放殘留應力，抑制量子侷限史塔克效應，另外此方法亦提升了光萃取效率，提升之原因是由氮化鎵原子會同時沉積角錐型形狀的頂部與底部，在合併時會形成大量的撞擊，透過撞擊達到釋放殘留應力的效果。藉由製作半截式六角錐圖案形藍寶石基板的技術，於電流操作120 mA與360 mA，分別提升了17.08%和14.85%之發光效率。 第三章節將介紹透過週期性鰭狀型通道技術應用於高電子遷移率電晶體。藉由變化週期性鰭狀型通道的長度與寬度，進而提升閥值電壓，讓氮化鋁鎵/氮化鎵高電子遷移率電晶體由常開型變成常關型。我們透過電子束系統定義週期性鰭狀型通道的長度由0.8 um 至6 um，寬度由100 nm至500 nm；並使用黃光二次對準之技術，將高電子遷移率電晶體元件對準於週期性鰭狀型通道上，並且探討高電子遷移率電晶體之直流特性。從實驗結果，藉由該技術，提升了飽和電流與降低導通電阻，更重要是提升閥值電壓。主要原因來自於提升閘極對通道的控制力，及透過增加通道長度來增加通道電阻值，與減少通道寬度使通道內空閥區排斥更多二維氮子氣兩種效果使其元件變為增強型。 透過奈米無汙染之結構，有效地抑制及控制氮化鎵內部殘留應力，藉此調變氮化鎵/氮化鋁鎵之極化效應，達到提升元件性能之效果。

• 學位論文

四階脈衝振幅調變光接收器前端電路之分析及設計

超高速雲端數據中心與高性能計算運用的頻寬需求增加，需要更高速的光/電輸入與輸出資料。下一個世代400Gbps乙太網路的開發，主要將由8條超過50Gbps傳輸的資料通道所組成，每一條提供至少50Gbps的不歸零信號(non-return-zero, NRZ)或四階脈衝調變(four-level pulse amplitude modulation, PAM-4)的信號。雖然四階脈衝調變的信號比不歸零信號有更好的頻譜效率,但是四階脈衝調變的信號振幅大小縮小三分之一，使訊號雜訊比（signal-to-noise ratio, SNR）降低了9.5 dB，這使PAM-4電路設計非常具有挑戰性。 本論文研究主題可分為兩部分。第一部分，使用40奈米技術下，實現一個56Gbps光前端接收器。為了保持光前端接收器的線性度，使用具有自動增益控制的可變增益放大器。分析五級可變增益放大器與單級可變增益放大器加上四級恆定增益放大器的差異。第二部分，使用40奈米技術下，實現一個64Gbps光接收器具有振幅與相位校正和閾值電壓(Threshold voltage)/資料位準(Data level)校準。在光接收器前端，量測的最大振幅不平衡小於0.4dB，相位不平衡小於±1.0度。理論上，最佳化的訊號雜訊比，PAM-4資料為等間距傳輸。實際上，因為光元件與電路的非理想效應，PAM-4資料為非等間距傳輸。為了考慮非等間距的PAM-4資料，分別調整比較器的閾值電壓。使用3-tap決策回授等化器(Decision feedback equalizer, DFE)。Tap係數和資料位準通過使用Sign-Sign最小均方(Sign-Sign least-mean square, SSLMS)算法進行校準。

• 學位論文

無摻雜矽/矽鍺異質結構低溫非揮發性記憶體

無摻雜矽/矽鍺異質結構(undoped Si/SiGe heterostructures)的量子點元件具有製作大型量子系統的潛能。然而，要利用室溫的古典元件控制低溫的量子元件仍有一些困難需要克服。本論文中，我們以無摻雜矽/矽鍺異質結構製作能於低溫環境下操作且耐久力表現優異的記憶體元件。藉由施加正的閘極偏壓，電子可由底層的矽量子井穿隧到表面，並侷限(trapped)在介面能態(interface states)中。若對元件閘極施加負偏壓，電子則會逃離介面能態。因此，我們可以調變元件的閾值電壓(threshold voltage)，使元件作為低溫記憶體操作。 為了深入探討無摻雜矽/矽鍺異質結構中表面穿隧效應的物理機制及其對溫度的變化，我們在4 ~ 300 K下對元件進行電容電壓量測及霍爾量測，以探討元件的電荷分布情形與載子的傳輸特性。我們觀察到元件在低溫環境下(T ≤ 35 K)，具有兩階段的導通機制，低電壓時，僅底層的量子井導通，而高電壓時，表面通道與底層量子井同時導通，表現出雙層導通(bilayer conduction)的特性。而當溫度高於50 K時，元件特性則是受雙層導通主導。 我們將無摻雜矽/矽鍺異質結構製作成記憶體元件，並量測了元件在4 ~ 120 K下的記憶體元件特性，包含寫入(program)速度、抹除(erase)速度、電荷保存力(retention)及耐久力。隨著溫度增加，元件的抹除速度加快，電荷保存力變差，而寫入速度及耐久力的表現則沒有明顯的變化。矽/矽鍺異質結構記憶體元件具有優異的耐久力。這是由於電子在寫入的過程中穿隧經過晶格化的矽鍺層，避免了傳統快閃記憶體元件電子需穿隧氧化層導致氧化層崩潰(oxide breakdown)的潛在問題。

• 學位論文

電極面積對邊緣氧化層增厚金氧半穿隧二極體雙態特性之影響

本篇論文中，我們製備了邊緣氧化層增厚金氧半穿隧二極體來探討邊緣氧化層增厚的結構對於金氧半二極體在記憶體應用上的影響，並嘗試改變氧化層增厚金氧半穿隧二極體的電極面積，來探討不同電極面積下，記憶體效果的變化。在論文的第一章中，金氧半二極體的電特性以及記憶體特性，被證明可以透過改變電極厚度等方式來加強，並且為了製備高品質的氧化層，陽極氧化的製備方式也在第一章中被說明。在論文的第二章中，邊緣氧化層增厚的金氧半穿隧二極體被製備，並透過電特性的量測以及記憶體特性的量測，說明了該元件比較起單純的金氧半穿隧二極體有更好的記憶體效果，除此之外，為了探討邊緣氧化層增厚金氧半穿隧二極體的機制原理，TCAD的模擬技術也在該章節中被使用，並透過TCAD技術發現了橫向電場的存在是使邊緣氧化層增厚金氧半穿隧二極體有更好的記憶體效果的理由。在論文的第三章中，透過比較不同電極大小的元件，發現了具有較大電極面積的元件會比起較小電極面積的元件有更大的延遲電流，並透過TCAD模擬探討了邊緣氧化層增厚金氧半穿隧二極體在I-V圖中的特殊現象，該元件比起一般的金氧半穿隧二極體有更小的飽和電流，透過TCAD模擬發現，這種電流現象也是因為橫向電場所引起的。在論文的第四章中，電極邊緣鋁增厚的元件也被證明具有較好的記憶體效果，並提出了把電極增厚跟氧化層增厚的元件複合的構想，留待之後的研究進行探討。