• 學位論文

鍺與鍺錫量子井二維電洞氣的磁導特性與等效質量

自旋電晶體等自旋元件可藉由Rashba自旋軌道耦合效應來調控自旋方向，可作為超低功耗的邏輯元件。另一方面，利用自旋軌道耦合效應操控量子位元之自旋亦可以得到更快的量子運算。在四族材料中，鍺(錫)具有強大的自旋軌道耦合效應且與CMOS技術相容，此外，透過形成二維電洞氣及其輕電洞質量特性，鍺(錫)電洞遷移率可大幅提高。因此，本論文將研究鍺(錫)中的二維電洞特性如磁導特性與電洞等效質量。 目前，大部分的鍺二維電洞系統都是透過調變摻雜方法而形成。本論文中，我們使用離子佈值來調變鍺/鍺矽異質結構中的二維電洞濃度，使電洞濃度與佈值劑量呈線性相關。較高的劑量會導致較高的二維電洞濃度，遷移率將因離子佈值引起的較強雜質散射而降低。透過變溫的Shubnikov-de Haas (SdH)振盪，我們萃取二維電洞的等效質量，此等效質量隨著電洞濃度的增加而增加，可能是價帶的非拋物線性所致。在樣品中觀察到弱局域效應，而相位退相干的主要機制是載子-載子散射。 在論文的第二部分，我們研究調變摻雜鍺錫量子井。我們通過減壓化學氣相沉積法成長三種調變摻雜鍺錫量子井結構，其鍺錫量子井的錫濃度分別為6.1％，7.5％和11.1％。這些樣品在低溫 (1 - 10 K)下皆觀察到明顯的SdH振盪和量子霍爾平台。透過變溫的SdH振盪得到上述三種結構的電洞等效質量分別為0.103 m0、0.091 m0和0.083 m0。Dingle比分析顯示主要的散射機制是大角度散射如合金散射或介面粗糙散射。 我們使用Sentaurus TCAD套件以六能帶k·p法來模擬鍺錫能帶結構，並使用Nextnano3套件以自洽薛丁格-卜松方程來計算鍺錫量子井中二維電洞的等效質量，以研究量子井厚度、錫濃度和應變對電洞等效質量的影響。因為鍺錫量子井的壓縮應變隨錫濃度增加而增強，導致等效質量隨之降低，初步實驗數據與模擬結果吻合。

• 學位論文

基於AQuA之自動化安卓使用者體驗測試

在現代人的生活中，手機App佔了生活中非常重要的角色，根據統計，2020年Google Plays商店中的App數量有大約250萬個。在如此龐大的App數量下，用者有了比以往多的選擇，也因為如此，用者對於App的體驗要求也越來越高。 為了維護App的品質，開發者需要花比以往更多的時間和金錢，時下許多的黑箱測試框架還是以功能的驗證為主，許多用者體驗的部分仍然需要人工一一檢查，並且沒有一個實際的標準，本篇論文將一些App設計相關的測試向進行自動化，讓App能有更好的用者體驗。

• 學位論文

在FPGA上實作NTRU Prime密碼系統

現在，量子計算機即將成為現實，傳統的密碼系統將逐漸變得不安全。因此，後量子密碼系統日漸重要。並且，如何有效地實現後量子密碼系統同樣重要。有效率的後量子密碼系統可以在較短的時間內完成相同安全級別的加密，換言之，它也可以在相同的時間內獲得較高的安全級別。本篇論文將NTRU Prime密碼系統以FPGA實現。此外，本篇論文也在FPGA上有效率的實作多項式乘法（金鑰封裝和解封裝中最耗時的運算）

• 學位論文

在5G網路下針對低密度奇偶校驗碼與極化碼之通用信度傳播解碼器設計與晶片實現

隨著人們對於超高可靠度與低延遲的需求日益提升，前向錯誤更正碼(FEC)已是現代通訊不可或缺的技術之一，其中極化碼與低密度奇偶校驗碼因為解碼的表現可以非常接近香農極限，已被5G系統中的增強型行動寬頻通訊(eMBB)所採納使用，分別拿來保護控制訊號與數據訊號。然而，這兩種錯誤更正碼皆可利用信度傳播(Belief Propagation)的方式進行解碼，其為一種可全平行化的演算法，可以有效應用於低延遲與高吞吐量的通訊系統中。本論文主要研究基於信度傳播的解碼器設計，一共有兩大主軸，一是改善極化碼於傳統信度傳播下解碼表現不佳的問題，二是設計一共用的電路架構使得兩種碼能夠在不同的時間上於同一套硬體資源上進行解碼，進而降低傳統上需要兩套單模式解碼器所需的面積。 在本論文的第二章中，介紹了兩種錯誤更正碼的基礎理論、編碼與解碼的方法與於5G系統下的使用方式，並去比較不同解碼方法的性能表現，包含塊錯誤率(BLER)、平均所需迭代數、運算延遲與運算複雜度，來決定第四章中的硬體架構需要採取何種方案。 在第三章中，我們運用另一種最佳化的演算法---遺傳算法套用基於信度傳播的極化碼解碼過程中，使得迭代過程更具有方向性，更容易找到傳統方法所無法成功解碼的結果，而一共有兩種施行方法，分別為修改左訊息法與修改右訊息法，經模擬顯示其解碼性能可以與CA-SCL (L=8)相當，並且仍保有天生平行的優勢。於本章的末節，亦會探討不同解碼方法的複雜度，及參數的選擇方式。 在第四章與第五章中，我們利用兩種碼都能透過信度傳播解碼的特性，設計出一套通用的硬體架構並實作成晶片，使其可以在不同時間下支援兩種模式。除了共用架構，我們亦針對各別模式進行優化，包含低複雜度及多模式的處理單元設計、儲存方式的優化、低功耗的設計與特殊的排程等。比起兩個單一模式的解碼器，共用的架構可以省去約35%的面積使用，並且其餘相關的硬體指標並不會與其他文獻單一模式的解碼器相差太多，顯示我們設計的共用架構並不會付出太多額外的成本。

• 學位論文

基於貫孔與不規則凸塊之整合扇出型晶圓級封裝繞線系統

整合扇出型晶圓級封裝技術 (integrated fan-out wafer-level chip-scale package) 對於要求高輸入/輸出數量、緊密訊號互連、尺寸微型化的現代系統級封裝 (system-in-package) 而言，是一個大有可為的解決方案。整合扇出型晶圓級封裝藉由其中被稱為重分布層 (redistribution layer) 的額外金屬層來達成封裝層級的訊號互連。為了達到兼具設計彈性與緊密的晶片間互連，整合扇出型晶圓級封裝上的重分布層繞線問題已成為近年來實體設計領域的重要問題。 在文獻上有許多重分布層繞線演算法曾被提出，這些文獻分別考慮不同設計上的問題，其中包括覆晶封裝 (flip-chip package)、整合扇出型晶圓級封裝、不同種類的配對繞線問題與重分布層結構。然而，現代的高密度整合扇出型晶圓級封裝設計已可製造並經常使用多層的重分布層與可調整的貫孔 (flexible vias)。另一方面，在封裝中整合不同技術規格的晶片時，也必須將不規則凸塊結構 (irregular pad structures) 納入考慮。據我們所知，目前尚未有針對重分布層繞線問題的論文能夠同時處理設計中的可調整貫孔與不規則凸塊結構。 在本篇論文中，我們提出了在整合扇出型晶圓級封裝中，考慮多層、多晶片、可調整貫孔與不規則凸塊結構的混合型配對繞線問題。為了彌補相關論文的不足之處，我們提出了首個針對此問題的完整繞線流程，並考慮到有限的繞線層數下，繞線率 (routability) 的最大化與總線長的最小化。我們的繞線流程包含一個預處理階段、三個繞線階段以及一個佈局最佳化階段。在預處理階段中，我們分析可用的繞線資源與潛在的繞線壅塞區域。在第一個繞線階段，我們基於有權重的最大不相交弦 (maximum planar subset of chords) 演算法來進行訊號分層 (layer assignment)，從而同時完成儘量多的晶片間連線。接著，在第二個繞線階段，我們藉由切割出八邊形區域來處理佈局中的不規則結構並以此建構立體繞線圖，然後利用A星搜尋演算法 (A*-search algorithm) 完成剩餘的晶片間連線。在第三個繞線階段，我們將立體繞線圖轉換為一個網路流模型，以利用最小成本最大流 (minimum cost maximum flow) 演算法來完成晶片-電路板連線。最後，我們發展了一個基於線性規劃的佈局最佳化演算法以實現線長最小化與調整更佳的貫孔位置。 實驗結果顯示我們的繞線器在限制的層數下可以達到百分之百的繞線率，相較之下，相關發表論文所延伸的演算法仍無法適用於全部電路，且在那些可適用的電路上也無法達到百分之百的繞線率。

• 學位論文

基於向量量化之節能神經網路加速器架構設計

線性量化(linear quantization)是在神經網絡推論系統(inference systems of neural networks)實現中常用的壓縮模型技術，廣泛用於VLSI硬件體系結構設計中。其中，可以使用量化训练(quantization-aware training)透過端到端微調訓練改善量化模型後的正確率下降問題。另一方面，較少被提及的向量量化(vector quantization)雖然有快速推論的方法，但是缺乏了端到端的微調訓練技術，導致正確率下降。 在這本篇論文中，我們提出一個向量量化訓練(vector-quantization-aware training)技術，可以使用任何向量量化參數對模型端到端的微調訓練。另外，我們也結合了無優化線性量化進一步對模型進行壓縮，也代表者其他改進的線性量化方法也可以改進我們的方法以達到更好的結果。此外，我們設計了一個基於向量量化的高效能低延遲硬體架構，並且可以支援卷積層(convolution layer)、深度卷積層(depthwise convolution layer)及全連接層(fully connected layer)。

• 學位論文

使用適應性開關調變與自主優化頻率調變技術且具有大範圍輸出的切換式電容直流轉換器

隨著物聯網的蓬勃發展，許多應用於物聯網裝置的晶片便順勢而生，此時如何有效率的提供電力給物聯網晶片成為了一項重要的議題，而低成本小體積的直流電壓轉換器是一種非常有競爭力的解決方法，全電容式的直流電壓轉換器因為其體積與功率密度比起電感式的直流電壓轉換器更具有優勢而更有機會達到此需求。在物聯網的應用上，大部分的裝置長時間都處於待機模式(Sleep mode)，直流電壓轉換器輕載時的轉換效率大大地影響著產品的使用時間，輕載轉換效率也成為全電容式電壓轉換器設計的難題。 本篇結合適應性開關調變機制和自主優化頻率調變技術，當負載改變時，兩項技術會追蹤負載情況並調整開關大小和時脈產生器的輸出頻率，以達到最高的轉換效率。適應性開關調變機制將開關切分為不同大小，依據當前的負載電流情況來決定要使用的開關大小，有效降低閘極驅動損耗。自主優化頻率調變技術則是依據負載情況改變時脈產生器的輸出頻率，透過此技巧，控制電路的功率耗損在輕載時可以被減輕。在功率級的設計中，當輸入為5V時本篇使用2.5V元件來降低閘極驅動損耗以及開關所需要的整體面積，並利用位準轉換器來確保開關元件不會因為過壓而損壞且具有足夠小的導通阻抗。 透過台積電0.25μm 1P3M High Voltage Mixed Signal CMOS製程實現，這個晶片將5伏特輸入轉換成固定的1.5伏特輸出，負載電流範圍從10微安培(μA)到10豪安培(mA)，輸出範圍為1000倍，在瞬間抽載時，暫態反應時間約為0.5μs，最高效率為75%，輕載效率為68%，適應性開關調變機制增進21%整體效率而自主優化頻率調變技術增進42%整體效率當負載電流為10微安培時，在所有的負載電流範圍內效率皆能保持70%左右。

• 學位論文

基於視線之顯示器局部解析度提升技術：演算法及積體電路架構設計

由於目前頭戴式顯示器(如虛擬實境VR)的像素密度不足，VR頭戴式顯示器旨在提供的完全沉浸式體驗很難實現。在凝視顯示器的概念下，已有些研究試著透過時域上的向上採樣來提升感知分辨率來克服物理分辨率的限制。然而這些基於優化方法的計算成本過高，阻礙了我們對於實時應用的實現。另一方面，卷積神經網路(CNNs)的硬體實現蓬勃發展，啟發並使得我們得以設計一種基於CNN的演算法及相關硬體架構來解決這類問題。 在本論文中，我們提出一種能夠以合理的計算成本提升VR顯示器感知分辨率的框架。本論文提出的感知幀合成網路可以在時域上產生高分辨率的信息，然後通過視網膜的整合過程恢復高分辨率的感知。此外基於人眼對於中央凹外圍的視力下降，我們透過高幀率來提高感知分辨率，並將我們的方法應用於人眼聚焦的區域內。另外我們還提出了在同一幀中幀率混合的方法，使我們在提高感知體驗的同時，沒有產生邊界偽影。最後我們進行了主觀實驗來驗證所提出框架的有效性。 從實驗結果來看，所提出的算法能夠達到提升感官體驗的效果，此外我們還設計的一個硬體架構來滿足應用的實時性需求。

• 學位論文

光掃描式SWIR雷射雷達偵檢元件研製

本論文探討SAGCM結構下之雪崩光電二極體，首先分析磊晶結構，接著討論不同保護環及漂浮保護環之擴散設計，從最簡單只有主動區擴散之元件開始研究，慢慢加入保護環和漂浮保護環結構，分析不同元件之擊穿電壓及崩潰電壓，最後討論不同元件之暗電流關係。 在TEM拍攝下，協助確認磊晶層的厚度，並藉由EDX line scan之結果，看出漸變層是由三層不同成分比例的四元合金所構成，並得知相對的元素比例。 藉由IV量測可以發現，擊穿電壓越大的元件，其崩潰電壓也越大。此外若元件的擴散方式若不當，便會受到drive-in的影響，造成擴散深度不穩定的現象。不同區域受到drive-in影響的程度不同，即使是同個擴散元件，受到drive-in後也會有不均勻的擴散深度，造成IV圖有多個擊穿電壓出現，drive-in效果嚴重的地方，其擴散深度甚至會比接觸到兩次擴散的區域還來得深。 此外收到drive-in影響的元件，暗電流會和主動區加上受drive-in影響之面積成比例。但少數元件之drive-in影響不明顯，其擊穿電壓及暗電流就會由主動區來決定。 因此有drive-in現象的擴散方法並不適合運用在光偵測元件上，可藉由改善絕緣層品質或改變擴散設計將保護環及漂浮保護環設計在第二次擴散時完成，如此便可增加元件的穩定性。

• 學位論文

鉍薄膜的結構特性研究

本論文利用X光繞射、X光吸收光譜、電子背向散射繞射量測分析以分子束磊晶法成長於矽基板上的鉍薄膜結構。X光繞射初步分析下的結果顯示成長之鉍薄膜主要有兩種晶向，分別為(003)以及(012)。 於國家同步輻射中心量測鉍薄膜延伸X光吸收精細結構，透過Athena與Artemis軟體分析擬合，得到鍵長及德拜-沃勒因子，分別由電子背向散射繞射、X光繞射得到鉍(012)的面積比例與強度比例，並與德拜-沃勒因子比較，發現薄膜中(012)成分比例越高，德拜-沃勒因子越大。 利用六方晶晶體結構模型計算出鉍的結構因子，分別討論在X光繞射中的偏振因子、角速度因子、吸收因子，將這些因素考慮進去X光繞射強度公式，並藉由公式與鉍薄膜對稱面(006)與(009)的變溫X光繞射量測得到不同溫度下的原子偏差，估算電子背向散射繞射圖上的晶粒直徑大小，判斷原子偏差較大的樣品是由於晶向較為雜亂所致，且由搖擺曲線印證結果。鉍晶體結構中存在雙層結構，其層與層之間會存在不同的鍵結，分別為共價鍵以及凡德瓦鍵，鍵結強度的不同導致不同的對稱面面間距膨脹程度出現差異，引起原子偏差的增加。