臺灣大學電子工程學研究所學位論文
國立臺灣大學,正常發行
選擇卷期
- 學位論文
本論文提出三個應用於逐漸趨近式類比數位轉換器的電路設計技術，並且基於所提出的技術實現一個使用九十奈米製程的單通道十位元每秒取樣兩億兩千萬次的非同步逐漸趨近式類比數位轉換器。第一個技術為加倍分解MSB電容法，此技術為將MSB電容拆成四等分，以降低MSB電容的充、放電時間，進而讓DAC電壓更快穩定，使動態比較器可以越快開始比較，進而降低ADC的轉換時間，以提升ADC的取樣率，此外，使用這個方法電容在切換時其正端電容上板電壓和負端電容上板電壓的平均值相對其他沒有使用這個方法的正端負端電容上板電壓的平均值，此方法的正端負端電容上板電壓平均值的變動較小，因此比較器的動態偏移會變小。第二個技術為改善動態比較器的架構，使動態比較器的比較速度更快，進而提升ADC的取樣率。第三個技術為改善的數位控制電路，用來更快地對比較器進行重置和開啟比較，使ADC的取樣率上升。 本設計使用台積電90-nm UTM CMOS製程來製作晶片，其核心面積約為0.023mm2。佈局後模擬結果顯示，此設計在電源供應電壓為1伏特時與取樣率220MS/s的情況下，總消耗功率為1.93mW，有效位元為9.9068 bits，每次資料轉換所消耗的能量為9.14fJ。DNL 與INL分別為 +0.098/-0.432 LSB與 +0.252/-0.304 LSB。
- 學位論文
邊緣裝置的激增導致用戶數據的數量空前增長。為了避免邊緣端原始資料上傳至雲端的過程中產生隱私疑慮，分布式學習系統能在邊緣端處理這些豐富數據，有望引領下一代智能應用程序和設備的發展。切分學習 (Split Learning) 作為一種很大有前景的分布式學習方法，提供了一種在多個數據存儲庫和運算裝置上訓練單個網絡的拓撲方法。 然而，邊緣裝置生成和收集的數據通常在整個網絡中呈現非獨立同分布(Not Independent and Identically Distributed, non-IID)的狀態，導致了切分學習中的潛在的準確性下降的這一挑戰。針對這個問題，我們提出了使用強化學習做用戶選擇的切分學習(Client Selection in Split Learning with Reinforcement Learning)，它可以在切分學習中進行智慧的用戶選擇從而抵消非獨立同分布數據引入的偏差，並達到與傳統集中式學習演算法相當的準確性。 此外，切分學習系統的固有特徵是要求邊緣端裝置進行依次訓練，這會對系統的速度和效率產生不利影響。在本論文中，通過設置不同數量的集群來控制邊緣端的並行度和模型的整合程度，我們提出了客戶端分群切分學習(Client-clustering Split Learning)，從而在訓練時間和準確性之間進行靈活的權衡。之後，我們又提出了分群數量切換式切分學習(Cluster-switching Split Learning)，通過利用不同集群數量的優勢，只需犧牲少量的模型性能就可以節省大量的訓練時間。 邊緣設備硬體規格的異質性導致了計算能力的多樣性，使得單一方法成為所有情況下的最佳解決方案是不切實際的。因此，在評估了邊緣和服務器之間耗時的不平衡之後，我們分析了適用於各種資源限制場景下的最有效演算法。
- 學位論文
搭載著機器學習模型的物聯網應用絕大部分傾向於將他們的模型在雲端上進行訓練。造成這個現象的主要原因在於邊緣裝置的硬體資源和電池容量有限，難以運作複雜的訓練演算法。因此，一種仿效人腦的運算方式，超高維運算(Hyperdimensional Computing, HDC) 被提出了。藉由對演算法和架構層面的改善，超高維運算擁有高度能源效率以及快速適應性，讓它可以實現高效能的裝置上運算(On-device Computing)。 雖然超高維運算對於硬體資源的要求十分友善，然而它忽略了特徵間潛在的資訊，這使得它無法達到更高的分類準確度。超高維運算遵守兩個假設將數值投影到高維的空間當中，一個是特徵之間不存在關聯性，另一個則是特徵的數值皆呈現均勻分布。然而這兩假設與實際狀況並不相符。因此我們提出了兩個更關注特徵資訊的高維投影方法。第一個方法對資料進行前處理，使其能夠符合超高維運算對欲投影資料所做的假設；另一個則借助神經網路(Neural Networks)擅長特徵萃取(Feature Extraction)的長處，幫助超高維運算的投影學習到特徵間的關聯性，從而使用更少的硬體資源達到更佳的分類表現。 最後，我們將超高維運算應用在使用者適應(User-adaptation Learning)的場景。有鑑於使用以時變訊號作為輸入的延遲敏感(Delay-sensitive)應用之可能性，以及對個體差異所導致的資料分布不一致之敏感性，模型的裝置上適應(On-device Adaptation) 被迫切地需要。超高維運算對於硬體運算資源友善的特性便使其適合用於使用者適應，可以進行高效能的裝置上適應並保持良好的分類準確度。
- 學位論文
本論文以高功率與高速 VCSEL 作為主題，探討 VCSEL 在 3D 感測以及光纖通訊上的應用。 第一章介紹目前短距離高速 VCSEL 在資料中心的需求，以及高功率 VCSELArrays 在 3D 感測、LiDAR 等相關應用，顯示了 VCSEL 在光電領域上不可或缺的重要性。 第二章探討 VCSEL Arrays 為研究主題，以 2017 年蘋果(Apple)在 iPhone X 中使用 VCSEL 進行 3D 人臉識別為構思，設計有別於以往傳統規則陣列，提出以二進制為排列的想法，做分時與分區的陣列設計，並展現於不同時間投射出不同點圖之新穎性。接著介紹元件模擬結果、VCSEL 製程步驟以及元件的相關特性，包含直流特性、場型架設及特性，最後以脈衝寬度調變呈現了在不同脈衝寬度下，雷射明暗的特性，並展示 VCSEL Arrays 分區控制。 第三章探討光通訊發射端(TX)以及高速 VCSEL 為主題，說明相較傳統電傳輸光傳輸上的優勢。接續對 VCSEL 元件相關特性做介紹，並針對其特性做電路設計上的考量，同時，在元件端以更貼近於真實的模型來模擬。電路設計上，雷射二極體驅動器利用等化器技術來對時域上進行補償，使 VCSEL 有較良好的時域波形與眼圖，最後對 DC、AC、Transient 以及眼圖相關特性進行模擬。 第四章探討光通訊接收端(RX)為主題，針對前端類比積體電路作為設計，前半部分對 inductive peaking 技術做說明，此為寬頻通訊最常見的高速設計技巧；後半部分別對轉阻放大器與限幅放大器做介紹以及說明設計上考量，最後對電路進行DC、AC、Transient 以及眼圖等相關模擬。
- 學位論文
大量診斷與偵錯在辨別由製程、設計以及測試問題造成系統性測試故障的系統性缺陷時扮演非常關鍵的步驟。 然而診斷工具時常因測試通過模擬錯誤、多重缺陷診斷以及壓縮失真的問題導致診斷解析度不良。 在這篇論文中，我們提出利用測試故障群聚與重組的技術以提升診斷解析度。我們用兩個先進製程的業界設計晶片測試故障來展示技術的成效。我們的技術在兩個設計上的平均診斷解析度分別提升了9.42倍與575.25倍。我們的技術同時減緩壓縮失真並成功辨別出所有錯誤的掃描單元。靜態時序分析與診斷性測試驗證了我們的技術辨別出的系統性缺陷。我們的技術可以基於現有的診斷工具實現並僅有低於1\%的額外執行時間。實驗數據顯示我們的技術提升良率學習品質並且發現了一個無法被傳統大量診斷發現的設計相關缺陷。
- 學位論文
隨著機器學習的興起，許多物聯網裝置使用到 AI 技術。然而，運行機器學習需要大量的計算，導致裝置的高功耗，而物聯網裝置通常擁有功耗的限制。為了滿足邊緣設備的功耗限制，仿生神經形態晶片成為熱門話題，因而需求倍增。於是，高效的製造測試成為一個問題。傳統測試方法無法應用在神經形態晶片上面，因為有一些神經形態晶片沒有掃描鏈。然而，傳統的神經形態晶片功能測試存在測試長度長、錯誤覆蓋率低的問題。在這項研究中，我們提出了一種具有行為錯誤模型的基於機器學習的測試樣本生成技術。我們使用對抗式攻擊的概念來生成高效的測試樣本，以減少現有功能測試模式的測試長度和提高其錯誤覆蓋率。我們在 MNIST 上訓練的兩種不同的脈衝神經網絡模型上證明了所提出技術的有效性。與傳統的功能測試相比，我們提出的 ATPG 技術將測試長度減少了 3,750 倍到 4,784 倍，並且在三個神經元錯誤模型和一個突觸錯誤模型提高了 14.38% 到 56.5% 的錯誤覆蓋率。而我們的技術不只適用於脈衝神經網絡，也適用於其他機器學習模型。最後，我們提出了一種方法來解決突觸錯誤模型的可擴展性問題，與對所有突觸錯誤進行 ATPG 相比，運行時間減少了 25.7 倍。
- 學位論文
近年來，隨著第五世代行動通訊發展，高資料量傳輸意味著需要更高的頻寬以及更快的速率。毫米波頻段因能滿足高資料傳輸，因此相對應的研究與應用與日俱增。本論文分為兩大部分，第一部分是一個Ka頻段疊接組態功率放大器，第二部分是一個Ka頻段堆疊組態功率放大器，皆採用90奈米互補式金屬氧化物半導體製程設計與製作。 第一部分採用電流式功率結合變壓器來降低振福誤差及相位誤差，電中和技術被用來穩定電路，整體晶片面積為0.49 mm^2以及核心面積為0.2 mm^2。量測中發生非預期的震盪現象，並討論震盪原因。 第二部分同樣採用電流式功率結合變壓器以及電中和技術。除此之外利用並聯在汲極以及源極的回授電容，來抵銷因堆疊特性所產生的寄生電容。旁路電路使用片狀分層架構使得佈局上擁有更好的彈性，整體晶片面積為0.563 mm^2以及核心面積為0.198 mm^2。連續載波量測顯示在28GHz下，小訊號增益17.2 dB，大訊號飽和輸出功率為23.8 dBm下，功率附加效率為23%。在調變訊號量測顯示，在64-QAM單頻載波調變訊號中，傳輸資料量為1.5/3 Gbps在方均根錯誤向量誤差小於-25dB下，此功率放大器可達到 17.1/16.8 dBm的平均輸出功率以及5.5/5.1 % 平均功率附加效率。在64-QAM正交分頻多工(OFDM)調變訊號中，通道頻寬為100, 200, 300, 400, 800 MHz在方均根錯誤向量誤差小於-25dB條件下，此功率放大器可達到 15.9/16.3/16.5/16.8, 16.3-dBm的平均輸出功率以及4.2/4.7/4.8/5.1/4.7 % 平均功率附加效率。
- 學位論文
本論文主要研究應用於V頻段生理感測雷達的單邊帶升頻式混頻器，以及應用於5G毫米波頻段接收機中的I/Q式降頻器。 本論文第一顆晶片為操作於60 GHz的單邊帶升頻器，混頻器開關訊號使用多相位濾波器產生的四相位基頻訊號來驅動。晶片佈局面積為520μm×520μm、直流功耗約為10mW。本電路量測之轉換增益為-6.455 dB，輸入與輸出1 dB壓縮點為-3dBm與-10.15 dBm。訊號隔離度在頻帶內可維持在35 dB以上、邊帶遏止比則在22 dB以上，與其他文獻相比，佈局面積與功率消耗皆是傳統架構的一半以上。 本論文的第二顆晶片為操作於28GHz的 I/Q降頻式混頻器。混頻器開關所使用的四相位訊號改為使用巴倫與耦合器產生，負載級則使用主動負載增加增益，並加入緩衝器進行匹配。其晶片佈局尺寸為530μm×890μm，直流功耗包含緩衝器約為12mW。本電路量測之轉換增益為-5.078 dB，推動混頻器所需的本地端功率只需-6dBm，輸入與輸出1 dB壓縮點為-10dBm與-16.119 dBm。訊號隔離度在頻帶內可維持在24 dB以上、鏡像拒斥比則在18 dB以上，與其他文獻相比，佈局面積與功率能大幅縮小，且使用的本地端功率非常低，能大幅減少壓控震盪器對於輸出振幅的需求及功率消耗。
- 學位論文
在半導體的領域中，鉍的結構相當特殊，不屬於常見的立方晶格，而是屬於菱形晶格，且可使用六方晶格描述，因此我們想在盡可能不破壞晶體的前提下，透過X光繞射的技術瞭解鉍的結構、晶格常數、積分強度等。 我們的樣品是成長在矽(111)方向的鉍(0003)薄膜，且樣品屬於多晶的結構，因此增加了分析的難度。我們的做法先從與鉍(0003)同方向的面間距求取值，即c軸方向，此方式可先去除a軸的影響得到精確度較高的c，發現c與薄膜的厚度存在相關性且不同的繞射面所能推得c的精確度也存在著差異，值得特別進行討論，之後再求取其他方向的面間距來推得a。我們還發現有些樣品的半寬具有特殊的規律與關係，藉此我們可以求取薄膜的厚度與儀器半寬對樣品影響的程度。 本文還特別分析了鉍結構中兩個子晶格間的距離。首先，由X光繞射的積分強度公式著手，因積分強度公式中有結構因子，而結構因子中有子晶格間的距離與c軸的關係式。接下來因積分強度中存在其他因子，而透過不同繞射面的積分強度比較並代入德拜-沃勒因子擬合，由消光效應判斷去除不合理的值，最後得出關係式，並觀察不同樣品間關係式的變化趨勢。
- 學位論文
隨著先進技術的發展，用於無線通信的智能傳感測器已成為物聯網應用中的關鍵組成部分。部署在環境中的大量感測節點使得更換電池變得難以執行。對於低吞吐量的應用，利用喚醒接收器(wake-up receiver)在需要時喚醒主收發器是個有效的方法。因此，高性能和高功率的主收發器可以在大多數時間保持睡眠模式以節省功率，而使用能量檢測(energy detection)實現的喚醒接收器是此類低功耗操作的最佳選擇。 本文提出了一種基於能量檢測的喚醒接收機的設計，並採用台積電90奈米CMOS技術製造。在RF前端皆為被動電路的情況下，所有電路均以基帶頻率工作，因此在0.5 V電源電壓下的總功耗為3.6 nW。透過使用開關電容器積分器(switched-capacitor integrator)代替交流耦合電阻和電容進行偏移補償來減小面積，而晶片面積為0.84 mm2。該接收器以427.8-MHz ISM頻段和100 b/s的數據速率運行，靈敏度為75.3 dBm 時延遲為110毫秒，適合短距離IoT應用。