• 學位論文

數位化且以延遲鎖定迴路為基底的小數型頻率合成器

我們提出了一個小數型頻率合成器，採用DLL-based的架構，可以讓我們有更佳的輸出抖動表現，此外，由於採用DLL-based的架構，我們不必擔心系統穩定度的問題。另一方面，採用數位化的子電路可以節省大量的面積，由於儲存資訊的類比電容可以被面積小的計數器取代，而且，採用數位化的實現方式，可以使得整體系統對PVT變動更不敏感。數位化的實現方式還能提供一個優點，就是已經設計好的系統可以很容易地轉移到先進的製程節點，也就是說，可以節省大量的成本及時間。 此架構能實現小數型的頻率合成，原理在於，我們可以根據不同的倍頻倍數來調整延遲線的總長度，此外，為了降低面積，我們的延遲線可以由控制器改變其拓樸，我們可以透過讓延遲線變為閉迴路的方式，重複使用，因此我們可以用有限的布局面積，卻獲得和非常長的延遲線等同的效果。 本晶片使用台積電90奈米互補式金氧半製程，主動區域面積約0.007mm2，給定供應電壓為1.1V，且參考時脈為頻率25MHz，當輸出頻率為621.875MHz時，在偏移輸出頻率1MHz的相位雜訊為 -92 dBc/Hz，方均根抖動為15.8ps，消耗功率為0.83mW。

• 學位論文

用於多相機追蹤系統之高效與精確的行人重識別技術研究

不論是如智慧家庭般的小系統，到如校園的中規模系統，或是到一個城市這樣的大規模系統下，攝影機無所不在。 有了這些相機，我們可以建構一個智慧的環境。 「多目標多相機追蹤」就是其中最關鍵的技術，它可以追蹤行人經過不同相機之後的軌跡，有了這些軌跡，我們就可以進而分析在這個環境下每個人的行走模式。 因為「多目標多相機追蹤」是一個複雜的問題，在我們的博士論文中，較著重在其中的子研究領域，稱作「行人重識別」。行人重識別目的在給定兩個已經產生好的跨相機行人定界框後，根據圖片外觀來判斷是否為同一個人。一個好的行人重識別技術可以直接的影響到整體「多目標多相機追蹤」的表現。在我們的博士論文中，我們專注於實際世界會有的情況，像是運算量跟表現上的取捨，或是在沒有人工標籤的情況下學習行人重識別模型。首先第一部分，因為在實際場域下較常處理視訊序列而非單一張影像，因此我們著重於視訊行人重識別。我們設計了一個創新的自注意力機制的架構，它可以學習空間與時間中該專注的部分。接著我們提出了一個基於空間與時間上優化的輕量架構版本，使其可以在相似的表現下降低了硬體的耗能與運算量。另外，我們探討了目前現有資料集的問題。我們提出了一個簡單卻有效的前處理方式來減少在資料集中的雜訊與錯誤，可以幫助正在做此方向研究的研究員不再因為資料集的錯誤而無法提出有效的解決方法。第二部分，我們專注於處理半監督式學習的行人重識別，也就是資料集中只有少部分的資料有標籤。我們提出了一個創新的分群機制，它可以根據有標籤的資料分布來幫助在無標籤的資料上正確地分群，進而利用分群後偽標籤來學習模型。第三部分，我們希望學習非監督式的行人重識別，也就是在目標環境並且所有資料都沒有標籤的情況下來學習模型。我們依舊是採用分群方式來給定資料偽標籤，但是提出了兩個創新的修正機制來修正本來因為分群錯誤而產生的錯誤偽標籤。 另一方面，在實際情況下常常因為硬體限制而無法順利的運行複雜的神經網路模型，因此，「濾波器剪枝」就是一個可以移除不重要的濾波器的解決方式。在我們的博士論文中，我們提出兩個剪枝的方式，第一種是層向剪枝。我們會根據每一層對損失函數的影響來定義每一層的敏感度，接著會從最不敏感的層來做剪枝。第二種是全局剪枝，也就是全局地估測每個濾波器的重要性。特別的是，我們提出要把重要性估測結合每個濾波器對目標硬體資源的影響，這樣在最終目標資源下，我們可以更準確的估測每個濾波器的重要性。 最後，結合我們所提出的剪枝與行人重識別技術，我們建構了一個及時多目標多相機追蹤系統，這個系統利用一台電腦模擬真實環境下分散式運算的狀況，來執行行人偵測、行人追蹤與行人重識別。在我們提出的運算優化方法下，此系統可達到即時的運行，也就是每秒可以處理超過三十個幀。通過大量的實驗，我們所有提出的方法同時具有準確性與計算效率，可以很有效的部屬到真實場域中。

• 學位論文

一個採用基於電容放大技巧次取樣延遲鎖定迴路之低參考突波次取樣鎖相迴路設計

高頻譜純度時脈之生成在一些高性能電子系統和應用中 (無線傳輸系統和資料轉換器等等)是不可或缺的。因此，主張低相位雜訊 (Phase noise)、低參考突波 (Reference spur)的鎖相迴路成為具有挑戰性的設計。次取樣 (Sub-sampling)技巧近年來被大量採用於鎖相迴路中，因其不需依靠除頻器達成上鎖，加上次取樣器的高增益，使得頻寬內相位雜訊能有很好的表現。然而，次取樣型鎖相迴路因為其機制，讓壓控振盪器受到取樣器周期性干擾，嚴重惡化生成時脈之參考突波，連帶使得電子系統中其他性能受到影響。 本論文實現了一個採用次取樣技巧之整數型鎖相迴路，來降低頻寬內的相位雜訊，此外，亦採用額外的延遲鎖相迴路，去降低取樣器對於壓控振盪器之干擾，達到良好的參考突波表現。此鎖相迴路採用 TSMC 180-nm CMOS製程實現，核心電路面積為0.051 mm2，電路操作於1.8 V，輸出頻率範圍為2.24 - 2.51 GHz。當輸入參考頻率為50 MHz，輸出頻率為2.4 GHz時，在1-MHz頻率偏移的地方相位雜訊為 -107 dBc/Hz，在頻率偏移1-kHz至10-MHz內的積分方均根抖動 (RMS jitter)為877.5 fs，參考突波為-70 dBc，核心電路功耗為4.89 mW。

• 學位論文

邊緣採樣次鮑率之16-Gb/s數位時脈資料還原電路

這篇論文提出了一個邊緣採樣次鮑率數位時脈資料還原電路。在四分之一速率的架構下，只須額外採用一被動高通濾波器作為微分器，即可將所需的時脈相位數量降至兩個，以節省電路消耗的功率。此外，本篇論文亦提出了補償延遲器來補償高通濾波器所固有的時間延遲，以改善抖動容忍度。此晶片使用台積電40奈米製程，操作在資料速度16 Gb/s且供給電壓1.2 V時的功耗僅23.2 mW，換算得功率係數為1.45 pJ/b。

• 學位論文

一毫安培至三安培間效率80%之雙相位自適應導通時間降壓型轉換器採用被動式斜坡調變與電流感測技術

此論文提出一個寬負載電流範圍帶有高效率之雙相位降壓型轉換器採用被動式斜波調變自適應導通時間控制，此控制架構會將責任週期傳入低通濾波器並產生被動式斜波，此外降壓型降轉換的輸出電壓成分也會被加入至被動斜波當中，此優點為迴路轉移函數會類似一個電流模式控制且負載電流暫態響應會被加速，然而，當負載電流減少的時候會將降壓型轉換器轉變為不連續導通模式，此控制架構將會轉變為輸出電壓夾鉗之切換頻率降低模式，降壓型轉換器的輸出電壓會被夾鉗且會直接當作調變斜波，此降壓型轉換器將會變成一個類似漣波自適應導通時間控制。 重載時，系統將會根據負載電流的大小去調整相位數目，根據上述討論，所提出的目標需要一個電感電流感測電路且帶有低感測誤差的特性，此論文所提出的被動式平均電感電流感測之斬波式誤差抵銷轉導放大器擁有低誤差感測、低功率消耗與無額外時脈的特性，此技術會被應用在相位調變與電感電流平衡。對於相位交錯來說，所提出的可預測式相位交錯結合自適應導通時間的特性，此技術的優點為電路再利用、低功率消耗、無額外時脈與低面積，根據上述的技術，所提出的被動式斜波調變自適應導通時間控制之輸出電壓夾鉗之切換頻率降低模式將會自動減少切換頻率去降低控制器的靜態電流使得在輕載時轉換效率提高，在重載時，相位調變偵測負載電流的大小去開啟奴隸相位去增加轉換效率，此電路透過上述技術達到寬負載電流範圍的雙相位降壓型轉換器。 本文所提出之雙相位降壓型轉換器採用台積電0.18μm且佔據晶片面積1.242mm2，此晶片包含功率電晶體、驅動器與控制器，雙相位降壓型轉換器操作在單相位切換頻率為6MHz且輸出電壓穩定在0.4V至1.5V從輸入電壓1.6V至2.0V而來，負載電流範圍1mA至3A內皆有80%以上的轉換效率，最高效率在負載電流為0.3A達到95.58%，當負載電流暫態響應發生的時候，兩個相位會立即打開去對輸出電壓充電，當負載電流1mA上升至3A時，輸出電壓掉落87mV，此外在最小的負載電流1mA下，控制器的靜態電流達到22.79μA。

• 學位論文

使用電感電流感測技術漣波式固定導通時間控制直流對直流降壓轉換器

本論文實現了一個TSMC0.18um製程具有快速暫態反應的漣波式固定導通時間控制降壓轉換器。穩態量測結果顯示在系統切換頻率為一百萬赫茲時，輸入電壓為3.3伏特，輸出電壓為0.9伏特到1.8伏特，負載電流範圍為0.1安培到1安培，暫態量測結果在輸出為0.9伏特時，負載電流從0.1安培到1安培時回復時間為2.8微秒，下緩衝電壓為78毫伏，負載電流從1安培到0.1安培時回復時間為2.5微秒，上緩衝電壓為120毫伏。晶片面積0.922 mm2，最高效率為92.32%。本作品改善傳統電感電流斜坡補償技術，用精準的電流感測器來放大電感電流，提高系統穩定度及效率，採用負電感電流迴授路徑來增加系統暫態反應，透過電壓平方控制的雙迴路方式來消除輸出電壓的直流準位偏移。

• 學位論文

一個應用於穿戴式裝置改善模式切換電壓漣波之三種模式非反向四開關升降壓直流轉換器

近年來，應用於輸入為鋰電池輸出為百毫瓦消耗功率的穿戴式裝置晶片應用蓬勃發展，人們需要能升降壓的直流電壓轉換器解決方案。四開關非反向切換電感式的直流電壓轉換器因為其高輸出功率與大範圍功率操作區間比起全電容式或線性穩壓器的直流電壓轉換器更具有優勢而受到重視。 在穿戴式裝置的應用上，電源管理晶片講求低輸出漣波以及高效率，然而升降壓直流轉換器因為高電流峰對峰值往往伴隨低功率，使得同時具備兩者優點也成為切換電感式電壓轉換器設計的難題。以往的晶片透過三模式四開關非反向升降壓切換電感式轉換器架構。在輸入與輸出差異較大時以升壓與降壓模式減小輸出漣波和提高效率；而輸入與輸出電壓相近時，電路則是操作在升降壓模式，同時透過計算並壓縮升降壓模式區間提升整體效率，然而在模式之間因為工作佔週期比(Duty)不同，導致輸出電壓會在模式切換時透過補償電路來把工作佔週期比(Duty)往新模式的值變動，也就產生極大的模式轉換輸出電壓變化。 本論文透過提出的自動延遲斜波控制(Auto-Delay-Ramp)方法在三模式四開關非反向升降壓切換電感式轉換器架構，設計一個應用於輸入為鋰電池且輸出為百毫瓦消耗穿戴式裝置的低轉換模式漣波且高效率電源轉換器。 此晶片透過台積電0.18μm 1P6M High Voltage Mixed Signal CMOS製程實現，依據實驗結果，本晶片在輸出負載為一百毫安培同時輸出為三點三伏特模式切換時，瞬間輸出電壓變化約為小於0.848%，暫態反應時間約為小於21.48μs，負載電流範圍從20毫安培(mA)到350毫安培(mA)，最高效率在負載為100毫安培(mA)時為96.62%，提出的自動延遲斜波控制(Auto-Delay-Ramp)方法有效的減少模式切換的輸出電壓漣波。

• 學位論文

56-Gb/s 不歸零碼接收器

本論文旨在40nm CMOS中演示使用波特率時脈資料恢復電路的56-Gb/s NRZ接收器。 此架構可以共享資料決策和相位檢測的比較器，可以大幅度地減少比較器的數量並且降低晶片整體的功耗，內部電路包括可變增益放大器、連續時間等化器、一抽頭決斷反饋等化器、基於相位內插器之全數位時脈資料恢復電路。

• 學位論文

基於深度學習之注視點預測用於360°全景影片注視點串流

由於近年來虛擬實境（VR）的發展，VR頭戴式顯示器（HMD）配備越來越高解析度的顯示螢幕，以達到更好的沉浸式體驗。在VR HMD中觀看影片時，使用者同一時間只可以看到一個很小的區域，稱為視埠。這種現象會造成在視埠外的區域串流高解析度的影像時，因為使用者無法看到視埠外的區域，而浪費傳送高解析度畫面所使用的頻寬。這個問題的解決方案之一就是注視點串流。注視點串流以高解析度傳輸我們所注視的區域、以低解析度傳輸剩餘的全景圖。注視點串流不僅可以節省網路頻寬，還可以模擬人眼的生理機能以改善視覺輻輳調節衝突。 在本論文中，我們提出了第一個具有未來注視點預測的注視點串流系統。我們的注視點預測模型使用深度學習來提前獲得未來注視點的位置，以加速端到端延遲並提高串流的影片刷新率。此外，我們的注視預測模型不會影響用戶的觀看體驗。我們還提出了分層注視點渲染，它在我們的注視點渲染中結合了Unity的物件。分層注視點渲染是將裁剪後的高解析度區域渲染到Unity中的平面物件，而不是調整全景區域的大小並進行圖像拼接。該技術可以降低計算成本，減少GPU的使用量，在沒有視訊壓縮協定的前提下，我們提出的注視點串流系統可以節省至少90%的頻寬。與其他的注視點串流系統相比，我們實現更低的端到端延遲，更高的串流影片刷新率，並節省更高的頻寬。

• 學位論文

使用布林滿足性求解的邏輯與實體合成

隨著先進製程進步以及對電子系統的需求，邏輯合成與實體設計的融合引起廣泛的注意。從邏輯合成的觀點來看，SAT求解器是一種易於擴展且通用的布林推理引擎，被廣泛應用在科學研究或者工業/商業領域。據近期文獻，由於SAT求解器的使用彈性與可延展性，其可能為IC設計流程帶來更好的效率與設計品質。 本研究探索了SAT相關主題的數個層面，包含電子設計自動化流程中的前段與後段設計，並最終為SAT求解器本身做出創新。對於前段設計，我們提升了SAT sweeping的可延展性，以利於更有效地應對大型晶片設計。對於後段設計，我們為排線繞線提出了基於圖與SAT的混合繞線框架並使用了新的編碼方式，這為SAT於後段設計的使用提供新思考方式與彈性。接著，我們探索了實體感知的邏輯合成於ECO的應用，展示了將EDA流程中前、後段設計聯繫起來的方式。除了上述基於SAT的應用之外，根據我們近期在SAT求解的新發現，提出基於電路/CNF的混合SAT求解器，並在大型電路的解析過程中展現了顯著的效能提升。