• 學位論文

陽極氧化補償氧化鋁耦合金氧半穿隧二極體非揮發性記憶體研究

本篇論文旨在討論硝酸氧化之AlOx經陽極氧化補償後之效應及其電荷儲存能力。在Al2O3/AlOx/SiO2介電層之元件中可觀察到擴大的電容遲滯窗口。對此類元件而言，吾人認為主導機制為來自矽的電荷湧入，而具AlOx/SiO2疊層之元件則以來自金屬的電荷湧入主導。藉由比較電特性，研究結合環狀極(做為電荷儲存極)具Al2O3/AlOx/SiO2及AlOx/SiO2結構與中央極(做為感測極)具SiO2之耦合金氧半穿隧二極體記憶元件應用。顯著的漏電流降低、正的平帶電壓位移以及提高的累積區電容指出在陽極氧化補償中氧空缺被有效減少。在Al2O3/AlOx/SiO2元件中呈現較優的記憶體特性(例如遲滯時間以及電流開關比)，此外達成了約104倍的功率縮減。以上的改進可能歸功於陽極氧化補償後形成的絕緣氧化鋁。具金屬後退火(PMA)之Al2O3/AlOx/SiO2元件展現更優越的可靠性。論文也討論具不同陽極氧化補償時間及不同二氧化矽厚度之耦合金氧半穿隧二極體。隨著陽極氧化補償時間增長，呈現漏電流減小、累積區電容增加、正的平帶電壓位移和電容曲線延伸被消除。然而，過長的陽極氧化補償時間會導致電容遲滯窗口縮小。較厚的二氧化矽層會具有較大的電容遲滯窗口。藉由比較記憶體特性，具有適當陽極氧化補償時間及厚二氧化矽的元件可呈現出最佳的遲滯時間及操作速度。論文也展示出此元件的多態記憶及持續100分鐘的雙態特性。文中也討論了對於PMA後之Al2O3/AlOx/SiO2元件其可能的記憶機制。

• 學位論文

準確且可實現的RC電路縮減

經由實驗數據發現TICER演算法中，不同種類節點以不同順序進行電路縮減會產生不同結果。本研究分別用計算以及實驗展示了同種節點間的順序不會造成顯著影響之餘，也進行估計值與實際值間誤差上限的分析，並且提出了對應於不同種類間順序的建議，相較於原演算法依照相鄰節點的數量排序，本研究提出的方法可以降低電路縮減所產生誤差的上限。最後於文末進行了實體設計電路以及隨機生成電路的電路縮減，兩者均顯示經由本研究縮減後的電路會有較相似於原始未縮減電路的特性。

• 學位論文

石墨烯熱電子電晶體之之直流量測與高頻偏移分析

本實驗室對於垂直式石墨烯熱電子電晶體（Vertical Graphene Hot Electron Transistors）的研究已行之有年，但先前的研究基板都是使用矽基板(Silicon)，因此受制於其較小的能隙1.12Ev電子伏特，在操作偏壓下不能於過高的偏壓否則會發生崩潰的現象產生，同時在高頻下的增益也不夠高，於是便採用了第三代半導體最著名的材料 氮化鎵(Gallium Nitride , GaN)作為我們基板去提高其高頻下的增益，同時其寬能隙的特性3.4電子伏特，可以使其操作在更高的偏壓而不會發生崩潰的效應，並大幅提高其於高頻下的增益，使訊號在傳遞的過程當中更加不容易散失掉。 在本次研究中，使用高參雜p型氮化鎵（Highly Doped p-type Gallium Nitride Substrate）作為射極(Emitter)，並且使用石墨烯（Graphene）作為該元件的基極(Base)，單層二硫化鉬（Molybdenum Disulfide ,MoS2）以及五奈米厚的六方氮化硼（Hexagonal Boron Nitride ,h-BN）作為雙層的過濾氧化層（Double Layer Filtering Oxide），以鈦（Ti）金屬作為射極，由於此元件未來被預期會有光的特性，所以在集極(Collector)是使用了可透光的氧化銦錫(ITO)，由於先前的元件是使用了矽基板，所以能透過原生氧化層(Native Oxide)當作穿隧氧化層(Tunneling Oxide)，但是在本次研究中無法透過氮化鎵自然生成其氧化層，所以使用了六方氮化硼（Hexagonal Boron Nitride ,h-BN）當作穿隧氧化層，以此為結構額外製作了一批2號元件，和先前的結構去比較和分析熱電子對於元件的影響。 目前的文獻尚無有針對頻率響應去做研究的垂直式二維材料熱電子電晶體，本篇論文，是目前少數會針對其頻率響應去作探討和研究，並為了二維材料領域的小訊號模型建模鋪路。關於電性量測有共基極電流增益（Common-base Current Gain，α）、共射極電流增益（Common-emitter Current Gain，β）以及電流密度（Current Density），而在這項研究中，成功利用上述之結構製作出高效益的之石墨烯熱電子電晶體，其共基極電流增益α達0.983；共射極電流增益β達3；電流密度JC達441.2 A/cm2，且元件之截止頻率（Cut-off Frequency，fT）可達43 GHz。

• 學位論文

一個有時間偏移校正之十二位元每秒十億次取樣的時間交錯式連續漸進式類比至數位轉換器

Software-defined radar systems需要十億赫茲高取樣頻率的ADC 作為前端。連續寄進式(SAR) ADC在現代CMOS製程中具有很好的電能效率，因此適用於雷達系統的前端。 本作品文提出了一個在有時間偏移校正之十二位元每秒十億次取樣的時間交錯式連續漸進式類比至數位轉換器，實現於 TSMC 28nm CMOS，由一個 6-bit Coarse ADC 組成，並輔助四個 12-bit Fine ADC 實現高速、高解析度和低功耗。此外，時序偏移校準消除了通道之間的偏移效應。用於時序偏移校正，它與Subranging SAR ADC架構相結合，無需額外的參考通道。 本論文所提出的架構有兩個主要問題。第一個是穩壓非線性，第二個是Subranging SAR內部的頻寬不匹配。根據以前的量測經驗，穩壓非線性被低估，並限制了取樣頻率。Subranging SAR內部的頻寬不匹配會導致取樣誤差並限制輸入頻率。 電容製程不匹配和C-DAC穩壓非線性之間需要取捨。電容製程不匹配很難在模擬中驗證。儘管在R+C+CC模擬中可以觀察到C-DAC穩壓非線性；但是從之前的測量經驗來看我們低估了此效應。 本作品旨在通過兩種類型的 C-DAC 佈局來驗證電容製程不匹配和 C-DAC 穩壓非線性。第一個 TI SAR 使用具有高速穩壓的 C-DAC 佈局，具有較大的電容製程不匹配，第二個 TI SAR 使用具有穩壓非線性 C-DAC 佈局，並有較少的電容製程不匹配。 First TI SAR ADC的單通道測量結果在Fs=850MS/s與Fin=500kHz輸入頻率信號下，SNDR達到了51.54db，四通道測量結果達到了41. 31db。Secoond TI SAR ADC具有較好的電容匹配，但穩壓非線性較差。Secoond TI SAR ADC 的單通道量測結果在Fs=350MS/s與Fin=50kHz下，SNDR達到了 60.04 db而四通道測量達到了55.84db。

• 學位論文

包含吡啶結構之新型近紅外光熱激活化延遲螢光材料之光物理特性及元件研究

近年有機發光二極體(organic light-emitting diode, OLED)隨著製程的成熟與新材料的開發，且本身具廣色域、高對比度、可製程於可撓基板上等特色，逐漸成為市場上重要的顯示與照明技術。然而，尚有一些技術瓶頸有待討論，如藍光OLED的可靠度以及目前紅光OLED的波長限制。本篇論文將聚焦紅光OLED之熱激活化延遲螢光(thermally activated delayed fluorescence, TADF)材料，研究具高外部量子效率之深紅光到近紅外光(near-infrared, NIR)元件。 在第一部分討論具吡啶結構且外加吸電子氰基(-CN)之長形分子Py-CN-TPA，與系列材料Py-TPA之薄膜特性與元件效率。在薄膜之光物理特性中，Py-CN-TPA的磷光螢光光譜較Py-TPA紅移，然而在元件製備與量測得到的發光頻譜與元件外部量子效率的表現皆略遜於Py-TPA。可得初步結論，除了薄膜的光物理特性與元件表現相關外，也要考慮元件導通時內部結構是否產生電磁場以及帶電載子注入，產生的交互作用也會影響元件特性，有待進一步驗證。雖然在元件頻譜與效率的表現上略遜Py-TPA，Py-CN-TPA的元件在近紅外光波段(744 nm)仍保有11.1%之外部量子效率。 第二部分討論同樣以TPA做為D-A結構中施體的TADF材料TPA-CN-N4-2MD，相較前章的元件採蒸鍍製程，TPA-CN-N4-2MD的元件採溶液製程，涉及旋塗薄膜的製程方式。本章主要聚焦固定摻雜濃度下(12 wt.%)，搭配不同的發光層主體材料—PVK混mCP、CBP、mCPCN，可證實主客體材料吸收與放光波段的匹配度確實會影響元件效率，同時可觀察到調變電子傳輸層厚度的元件趨勢。

• 學位論文

使用數位控制可變增益放大器之4位元Ka頻段主動向量和式相移器

本論文提出一操作於 Ka 頻帶之數位控制主動式向量合成器(vector sum phase shifter, VSPS)，相移器主要操作於Ka頻段，目的為應用於5G無線通訊系統(5th generation wireless system)的波束成型技術。 本論文之相移器使用相位可反相可調衰減器(phase-invertible variable attenuator, PIVA)及90°正交耦合器來產生正交(in-phase and quadrature , IQ)訊號，將產生的正交訊號透過可變增益放大器(variable gain amplifier)調整訊號的振幅，最後透過功率合成器產生需要的相位，其中使用電流式數位類比轉換器(current DAC)控制可變增益放大器，並使用解碼器控制電流式數位類比轉換器以減少佈局時的PAD數量。使用到的數位訊號包含解碼器、衰減器輸入、PIVA控制四相位輸入，總共8個數位訊號實現4位元的相移器。 本論文將呈現兩顆晶片，在模擬設計階段，其中一顆為七種狀態的數位控制可變增益放大器，在28GHz時其增益範圍為14dB， 且在狀態切換時的相位變化小於10°。第二顆為數位控制4位元主動向量和式相移器，在28GHz時16種相移狀態平均增益為4.65dB，均方根相位誤差小於3.5°、均方根增益誤差小於0.8dB，直流功耗約為30mW。 此論文電路均採用台積電0.18μm CMOS製程實現，兩顆晶片皆因佈局因素與模擬出現誤差，且於論文中除錯完成。第一顆晶片數位控制可變增益放大器中心頻為21GHz，最大增益為-1.49dB，增益範圍約為25dB。第二顆晶片主動向量和式相移器中的可變增益放大器也頻偏至21GHz，但相移器在28GHz時仍具相移功能，最大增益為-29.84dB，其均方根相位誤差約為5.9°、均方根增益誤差約為0.85dB，且直流功耗約為29mW。

• 學位論文

CVD直接成長之大面積MoS2/GaN異質接面自供能寬頻光偵測器

本研究利用化學氣相沉積法的方式將二硫化鉬直接成長於氮化鎵基板上，此法能夠減少傳統機械剝離法及溼式轉印法在製程中容易產生的缺陷、材料厚度難以控制的問題，還能夠透過溫度、基板與材料源間的距離…等參數，調整成長後二硫化鉬的覆蓋率及大小。大面積二硫化鉬使我們可以利用更高製程效率的黃光微影取代電子束微影，成功製備出二硫化鉬/氮化鎵異質接面光偵測器。本研究對此二硫化鉬/氮化鎵光偵測器元件進行了光響應能力評估及分析，發現此元件具有自供能光偵測特性。在入射光波長404 nm，無外加偏壓時 (0V)，可得響應度為406 (mA/W)，偵測率為8.2×1011 (jones)，並且擁有良好的響應速度，上升/下降響應時間常數為18.6/74.9 ms (532nm, 0V)，以及對入射光功率密度良好的線性度，顯示了此元件優異的自供能光偵測能力。此外，利用二硫化鉬與氮化鎵結合能夠提升自近紅外光自紫外光波段的光吸收係數，使此元件在404、532、633、808 (nm)雷射量測下皆有良好的光響應，顯示了此元件寬頻偵測的能力。我們利用二維能帶模型對此二硫化鉬/氮化鎵異質接面結構之載子傳輸原理提出解釋。二硫化鉬/氮化鎵為第二型異質接面結構，透過光生伏打效應的概念，介面間的內建電場在無外加偏壓下能夠分離電子-電洞對產生光電流，使他能夠擁有自供能響應的特性。最後，我們針對了不同二硫化鉬分布密度進行光響應分析，得到擁有越高覆蓋率的二硫化鉬在無外加偏壓時有更高的響應度與偵測率，這吻合我們對於此材料是透過二硫化鉬與氮化鎵間的內建電場來形成自供能光偵測特性的推論。

• 學位論文

具有界面層的鐵電穿隧接面的模擬與電性

本篇論文是基於氧化鋯鉿(Hf0.5Zr0.5O2, HZO)鐵電穿隧接面(Ferroelectric Tunnel Junction, FTJ)記憶體的模擬和實驗。經過對物理性質的分析後，通過帕松方程式(Poisson equation)和WKB近似的模擬討論了不同性質的界面層(Interfacial layer，IL)對鐵電穿隧接面電流表現的影響，提出了一種提高鐵電穿隧接面性能的結構。根據所提出結構的實驗量測結果討論製程過程對殘餘極化量（remnant polarization，Pr）和電流開關比（on-off ratio）的影響。最後建立一個理論模型評估鐵電穿隧接面記憶體在交叉點記憶體陣列（cross-point memory array）中的應用。 鐵電材料有兩種穩定且相反的極化狀態，當外加偏壓超過反轉電壓（coercive voltage）的時候會改變材料極化狀態。氧化鋯鉿作為一種鐵電材料，由於與CMOS兼容並且可以進一步微縮所以受到越來越多的關注。基於氧化鋯鉿的鐵電穿隧接面記憶體可以在零偏壓的時候根據氧化鋯鉿的極化狀態表現出高阻態（high resistance state，HRS）和低阻態（low resistance state，LRS）特性，具有非揮發性記憶體（Non-volatile Memory, NVM）特性。相比起傳統鐵電穿隧接面的金屬-鐵電材料-金屬結構，金屬-電介質-鐵電材料-金屬結構因為具有更顯著的開關比和更大的開電流，成為了現在的研究熱點。由於鐵電穿隧接面作為優秀的新興記憶體（emerging memory），在交叉點記憶體陣列等多方面應用上是非常有潛力的候選者。 在第二章中介紹了鐵電穿隧接面的能階圖計算原理和材料參數對能階圖的影響。通過分析能階圖得到後續電流計算需要的關鍵參數。介紹了基於能階圖的穿隧電流計算模型。對比使用不同材料的鐵電穿隧接面的模擬結果，根據對比結果提出了一種能夠提升元件表現的鐵電穿隧接面結構。 在第三章中，根據理論模型提出的元件結構，結合成熟的MFM結構鐵電穿隧接面製程進行製程設計。選擇合適的量測方法對元件進行電性量測，對不同製程條件的樣品量測結果進行分析，討論了製程的改進方向。 第四章在基於單一元件的電流模擬之上，對鐵電穿隧接面記憶體在交叉點記憶體陣列上的應用進行了討論。根據交叉點記憶體陣列電路建立了一個簡易模型。這個模型可以根據單一元件的表現評估最壞情況下這種元件所組成的交叉點記憶體陣列規模。最後根據模擬結果提出最適合交叉點記憶體陣列的元件結構。

• 學位論文

神經形態晶片的測試配置和測試樣本自動生成

近年來對低功耗、高性能神經形態晶片的需求正在快速上升。然而，由於三個原因，常規的測試方法並不適用於神經形態晶片：（1）缺乏可測試性（DfT）的掃描鍊設計，（2）隨機特性，以及（3）可配置功能。在本文中，我們提出了一種測試配置和測試樣本自動生成 (ATCPG) 方法，用於在不使用掃描鍊的情況下測試可配置的隨機性神經形態晶片。首先，我們使用機器學習生成測試配置，最大限度地提高好晶片和壞晶片輸出的差異。然後，我們應用改進的快速梯度符號方法來生成測試樣本。最後，我們利用統計學中的檢定力來決定測試重複。為了判斷晶片是否有錯誤，我們使用霍特林T平方測試來檢定被測晶片的輸出與良好晶片的輸出是否存在顯著差異。我們對其中一種神經形態架構（脈衝神經網路）進行了實驗，以評估我們的 ATCPG 的有效性。實驗結果表明，我們的 ATCPG 在神經元錯誤和突觸錯誤上都可以實現出色的 100% 錯誤覆蓋率，比起傳統功能測試最多提高了 98.70%。此外，我們的實驗結果也表明，當顯著性水平分別為 0.0001 和 0.00001 時，誤宰能夠小於 3% 和 1%。最後但同樣重要的是，我們的 ATCPG 可用於任何神經形態晶片架構，而不僅僅脈衝神經網路。

• 學位論文

診斷雙重故障掃描鏈透過錯誤位元分離

掃描鏈診斷在提升產品良率的過程中扮演關鍵的腳色。現今電路設計中使用的高掃描鏈壓縮比增加了掃描鏈診斷的挑戰。擁有多重故障掃描鏈出現在同一個壓縮器底下已經成為現實。在同一個壓縮器底下，我們觀察到擁有兩條故障掃描鏈的機率大於擁有兩條以上的故障掃描鏈機率。在我們檢查的44個設計中，前一種情況的平均故障晶片百分比為8.76%, 而後一種情況的平均百分比為13.99%。這帶來了研究為同一台壓縮機提供雙重故障掃描鏈解決方案的急迫性。我們提出了一種技術來幫助解決這個問題，分離鏈故障效應的疊加以診斷具有雙重故障掃描鏈的晶片。此技術首先使用跳躍模擬來識別和分類僅歸因於一個故障鏈的故障。接著我們使用商業工具分別診斷已被分類到每個鏈的故障。為了證明我們技術的有效性，我們在模擬和真實測試數據上進行了實驗，所提出的方法顯示在解析度（2.38個候選者）和準確度（92.0%）方面相較使用商業工具的標準診斷有所改進。我們確實在生產測試中發現了10個故障晶片，它們可能在相同的雙重掃描鏈中存在系統性問題。