• 學位論文

應用於腦波偵測之類比前端電路設計以及開迴路以壓控振盪器為主之類比數位轉換器

在未來IoT產業的蓬勃發展是可以預期的情況下，對於外界訊號的感測將會無所不在，現今像是汽車產業積極發展各項”智慧汽車”，或是各大軟體公司推出的”智慧居家管理”背後除了是5G研究高度發展之外，也需要各式各樣高精度的感測元件做為輔助，把環境中的類比訊號轉成數位的方法做處理，所以一個高精度，低面積(低成本)，低功耗的感測介面是一個大趨勢。 本論文實作了兩個電路。第一個作品實作一個用於腦波偵測的低功耗與低雜訊類比前端電路。此晶片實作於台積電180奈米製程。此前端電路包括了一個低雜訊儀表放大器與可編程式儀表放大器，這兩個儀表放大器皆選用電容耦合式儀表放大器來達成低功耗的訴求。最後達到整體功耗26.41微瓦特(單一通道)，並且在0.5到400赫茲的頻寬下得到積分雜訊為1.43微伏特(方均根)，而雜訊效率比(NEF)則達到7.8。 第二顆晶片實作了高度數位實現開迴路壓控震盪器為主之類比數位轉換器。此電路實作於台積電180奈米製程，本電路把壓控震盪器拆分成跨導加上電流控制振盪器的結構，藉由設計跨導電路，將輸入範圍大幅度的提升，增加本電路的實用性。此外，我們使用數位截波器來消除整個系統的低頻雜訊，同時只用一個壓控震盪器來取代差動壓控震盪器，避免兩個差動壓控震盪器的不匹配問題。在類比數位轉換器的輸出端我們加入非線性消除的演算法，進一步提升整體的線性度。此晶片核心面積僅0.26平方毫米，功耗為0.65 W(數位電路以及跨導電路使用1.2 V電源，其餘類比電路使用1.8 V電源)。輸入範圍為1.52 Vpp，線性度方面經過量測在頻寬為100 kHz下達到9.3有效位元數，在品質因素方面達到FoMs = 140 dB及FoMw = 5.1 pJ/conv。

• 學位論文

一個具有數位延遲轉換器延遲範圍縮小技術且以環形振盪器為基礎之小數型次取樣鎖相迴路

本論文呈獻一個輸入參考時脈信號頻率為60百萬赫茲，操作於24億赫茲，具有數位延遲轉換器延遲範圍縮小技術且以環形振盪器為基礎之小數型次取樣鎖相迴路。此架構運用環形振盪器多相位輸出對量化雜訊的粗略補償，即數位延遲轉換器延遲範圍縮小技術，從而能夠使用高精度及高線性度之數位延遲轉換器，壓制頻寬内的量化雜訊。受益於次取樣鎖相迴路和數位延遲轉換器延遲範圍縮小技術，故此架構可利用6百萬赫茲高頻寬壓制環形振盪器雜訊，以達成低的頻寬外雜訊。本論文采用多個數位校正迴路包括數位延遲轉換器增益誤差校正迴路，次取樣電荷泵和比較器輸入偏移誤差抵消迴路和環形振盪器相位誤差補償迴路，以降低實際電路非線性的影響，以至於此頻率合成器能達到極佳的表現。 這個架構在九十奈米製程所設計。其主要面積為0.07537平方毫米且在1 伏特的電源供應下總共消耗10.18毫瓦。在24億赫茲操作下，相對於主頻率1百萬赫茲處模擬到的相位雜訊為 -116.7 dBc/Hz。其均方根抖動量為479.6飛秒 (積分範圍為10千赫茲到40百萬赫茲)，品質因數(figure-of-merit)為 -236.3 dB。參考突波為 -64.4 dBc且小數突波小於 -60 dBc。

• 學位論文

鍺錫/鍺異質結構奈米元件之電導量子化效應

本論文研究鍺錫/鍺異質結構之奈米尺度元件電導量子化效應，其可應用於量子與自旋電子元件，例如量子點接觸與量子點。在量子計算中，量子點是承載電子自旋的重要平台，而量子點接觸常用作自旋讀取。矽基材料為過去數十年超大規模積體電路的基幹材料。在四族材料中，鍺錫因為具強自旋軌域耦合作用而被視為極具發展潛力的材料，因為它可以實現對自旋的電控制以及高速操作的量子計算。 本論文首次展示鍺錫材料平台之量子點接觸元件，並以矽基量子點接觸元件作為基線。n型矽基量子點接觸元件被觀測到4e^2/h的電導量子化，這個量子化值對應到波谷簡併性數值2 (二維電子系統)與自旋簡併性數值2 (零磁場條件)。在矽基元件中亦觀察到量子點的特性，包含庫侖阻絕振盪以及電荷穩定圖菱形訊號。在元件中存在量子點結構的證據為週期性出現的電荷穩定圖菱形訊號以及庫侖阻絕振盪的峰值訊號間距符合電容分析。在量子點接觸通道中出現的雜質會形成位能壁壘，將通道與源極、汲極阻隔，雜質很可能會與量子點接觸的閘極共同形成量子點。然而，因為雜質是隨機分布且不可被操控，使得雜質輔助形成量子點不具有實用性。 對於鍺錫材料之量子點接觸元件，我們首先使用霍爾量測分析鍺錫/鍺異質材料之電性，並於大磁場下觀測到清晰的量子霍爾平台與Shubnikov-de Haas振盪。鍺錫/鍺異質磊晶材料量子點接觸元件在零磁場條件顯示e^2/h電導量子化訊號，且e^2/h電導量子化平台隨著磁場增大而變得明顯，這可能歸因於強自旋軌域耦合作用以及電子間交互作用（擴大自旋極化效果），但尚須更進一步的查證來支持這一論點。

• 學位論文

全數位校正的高解析度連續漸進式類比至數位轉換器

為了可以以數位的方式處理信號，類比數位轉換器是自然界訊號與數位領域的重要介面。本論文提出了一個每秒一百萬次取樣的十六位元連續漸進式類比數位轉換器並使用電容誤差以及平移誤差校正。 比較器在類比數位轉換器中扮演非常重要的角色，常見的比較器架構很難達到所需的規格。環形比較器可以實現低雜訊，且可以動態調整功耗。高解析度的類比數位轉換器中的電容陣列非常大，這會使得切換電容能量效率較差。為了降低切換能量，使用了偵測與迴避切換及同步切換。此外，使用小的單位電容同樣可以有效降低切換能量，但電容誤差則是一大問題。分離式權重補償技巧可以解決該問題，而背景平移誤差校正可以處理次區間架構的平移誤差。 本文提出的類比數位轉換器在0.9伏特的供給電壓下，模擬時功耗為40.77微瓦，在加上瞬時雜訊模擬中訊號對雜訊失真比為85.49分貝，而Schreier品質因數及Walden品質因數分別為186.39dB以及每步階轉換消耗2.65飛焦耳。

• 學位論文

以擴展可逆卵石遊戲最小化有原地運算的可逆電路量子位元用量

近年的量子電腦有嚴格的資源限制，因此減少量子電路的資源用量成為一個重要的問題。量子態清除會使用到大量的資源，而不同的量子態清除策略在量子位元用量和電路深度間有不同的權衡。先前的研究將此問題表述成可逆卵石遊戲，並開發一個基於布林可滿足性問題的演算法，此演算法能得到有量子位元用量限制的合法量子態清除策略。本研究將此問題表述成一個能直接處理有原地運算的可逆卵石遊戲以改進之前的演算法。實驗數據顯示此方法和原方法比起來改善了38.58%的量子位元用量與45.60%的輔助量子位元用量。

• 學位論文

處理器的故障注入攻擊檢測與回復

隨著嵌入式系統與物聯網的快速發展，資安的議題也隨之被更加重視，然而，嵌入式系統因為資源與成本的限制，往往僅配備軟體資安的防護機制，例如加解密或完整性驗證等。但此機制是建立在假設硬體是安全的情況下，而嵌入式系統總是被以相同規格與設計大量生產，只要惡意的攻擊者可以破解一個裝置，便能以相同手法成功攻擊其他的設備。 處理器作為整個系統的核心，安全的議題更應該被重視，而攻擊者卻可以透過簡單實現且低成本的故障注入攻擊影響處理器的運作，運行在系統上的軟體安全機制便不再安全。 因此，本論文提出一個輕量化且能快速偵測故障注入攻擊的偵測器以及提供一個使處理器能夠在被故障注入攻擊時，回復至已知且未受攻擊的最後狀態，並且繼續執行，如此一來，攻擊者便無法輕易改變處理器的運作，進而達到防護的效果。

• 學位論文

鍺錫合金之電子傳輸特性與能帶結構模擬

近年來，鍺錫材料越來越受到關注，這是由於鍺錫合金在錫濃度高於 6~11 %時有機會轉變為直接能隙材料，除了能應用於高效能的光電元件，鍺錫同時擁有高電子與電洞遷移率，且可與現今的積體電路技術相容，因此極具潛力成為下一代場效電晶體(MOSFET)的通道(channel)材料。為了有效利用直接能隙鍺錫的優點，已有許多文獻探討其光電特性，然而對於其電特性的相關研究較少，因此，本論文將利用變溫霍爾量測與數值贋勢法計算深入研究鍺錫的能隙與電特性。 我們以減壓化學氣相沉積法製備含有錫比例為8 %、12 %的壓縮應變、鬆弛、拉伸應變之內摻雜鍺錫磊晶，並將磊晶製作成霍爾棒元件進行變溫霍爾量測，探討錫比例與應變對於鍺錫的電子遷移率之影響。在8 %鍺錫中，以拉伸應變鍺錫的遷移率最高，壓縮應變鍺錫的遷移率最低；在鬆弛鍺錫中，以高錫比例的12 %鍺錫之遷移率較高，推測原因為施加拉伸應變或提高錫比例有助於讓鍺錫由間接能隙轉變為直接能隙，使具有較小等效質量的Γ電子的比例增加。 為了驗證實驗結果，在論文的第二部分使用Sentaurus TCAD套件以數值贋勢法模擬鍺錫能帶結構，並計算L谷與Γ谷的等效電子質量與電子於兩谷中的分布比例，以研究錫比例與應變對電子分布情形的影響。在錫比例0 %至20 %的無應變鍺錫中，L點的等效質量約為Γ點的15~40倍。不同應變條件中，拉伸應變鍺錫之Γ電子最多，而不同錫比例的鍺錫中，12 %鍺錫的Γ電子較多，因此預期其電子遷移率較高，此結果與實驗數據吻合。

• 學位論文

應用於腦波偵測之低雜訊負電容耦合式前端放大器

隨著科技的進步，生醫訊號感測在臨床醫學診斷上日漸重要。以往須依賴大型儀器感測，而現今可透過整合系統單晶片，來達到更精準、更即時、更便利的生醫監控。而這些感測電路的主要任務為將振幅極小且低頻的信號放大，便於後端數位電路做訊號處理，為了維持訊號品質，需消除來自外界與電路本身的雜訊干擾，同時亦要求低功率與晶片面積以滿足可攜式需求。 本篇論文主要探討關於負阻抗技術對於雜訊抵銷的相關議題，因此本論文實作了兩個電路，使用製程皆為台積電180奈米製程。本篇論文提出創新之負電容抗雜訊補償技術，主要應用於生醫腦波偵測中，而負電容技術亦應用於系統的穩定度補償，主架構則選用電容耦合式儀表放大器以達成低功耗的訴求。晶片量測結果顯示，其在雜訊表現中有明顯的改善，在1到400赫茲的頻寬下，得到1.06微伏特(方均根)的等效輸入雜訊，整體雜訊被抑制約46%。另外，本論文也實作負電阻抗雜訊補償電路，其中加入了截波器技術，主要用以驗證與比較和負電容技術的差異。整體晶片核心面積僅0.494平方毫米。

• 學位論文

二維材料堆疊結構在電晶體及記憶體之應用研究

本論文研究目標著重在二維材料的成長及元件製作分析、異質結構 (Hetero-structure) 與平面式閘極電晶體 (In-plane Gate Transistor, IPGT) 應用，主要研究材料為石墨烯 (Graphene) 、過渡金屬二硫化物的二硫化鉬(MoS2) 以及二硫化鎢 (WS2)。傳統化學氣相沉積法成長二維材料，需將過渡金屬和硫族元素的兩種前驅物同時放置於高溫爐管中反應，化學反應極其複雜，此外由於二維材料成長溫度相當高，異質結構薄膜製備不易，我們利用原子層沉積、熱蒸鍍、射頻濺鍍等方式提供過渡金屬氧化物薄膜，結合高溫爐管的硫化過程，我們成功製備出大面積石墨烯和二硫化鉬、二硫化鎢薄膜。我們在研究過程中發現由於缺乏斷鍵，二維材料表面不利於原子層沉積之前驅物分布，藉由調整前驅物靜置時間在二維材料表面形成成核點有利於原子層沉積，利用此方式在二硫化鉬表面成長5 nm氧化鋁做為間隔層並轉印同質材料MoS2 以增強螢光光譜發光強度或是異質材料WS2形成雙波段螢光發光結構。我們並將石墨烯直接成長於藍寶石基板上，再使用熱蒸鍍取代射頻濺鍍提供過渡金屬氧化物薄膜來成長過渡金屬二硫化物，避免濺鍍時氬離子轟擊底層材料造成破壞，使用此成長方式製備成二硫化鉬/石墨烯電晶體元件。以二硫化鉬做為表面鈍化層則可提升石墨烯電晶體之電流和載子遷移率。若使用原子層蝕刻技術將上層二硫化鉬孤立做為電荷儲存層，此異質結構之元件便會出現遲滯現象可做為記憶體元件應用。為了探討電荷儲存於二硫化鉬之現象，我們以三層二硫化鉬並使用原子層蝕刻技術將電極下方二硫化鉬蝕刻使通道中的二硫化鉬孤立做為電荷儲存層，我們發現隨著孤立層數增加其遲滯曲線亦會增加。此外為了避免氧化物與通道接觸會使得石墨稀上閘極電晶體的特性下降，我們藉由電子束微影製作出石墨烯平面式閘極電晶體，此元件無須使用氧化物介電層便可對石墨烯通道的電流進行調制並大幅提升石墨烯電晶體的元件特性。

• 學位論文

針對毫米波與次太赫茲頻帶之大規模多輸入多輸出通訊的量化混合波束成形器與基於壓縮感知的通道估測方法設計

隨著現代通訊系統之使用頻帶逐漸往毫米波、甚至太赫茲頻段移動，近年來大規模多輸入多輸出 (massive MIMO) 通訊的應用逐漸受到重視，其在系統中使用大型天線陣列以藉由波束成形 (beamforming) 來對抗高頻通道的強烈通道衰減。其中混合波束得益於其低成本的硬體架構，是實現massive MIMO願景的關鍵技術之一。然而現有的混合波束成形演算法多半具有一些缺點，例如: 未考慮射頻電路精準度之先天硬體限制、假設完美估計的通道等。本論文有兩大主軸，分別是量化混合波束成形係數之設計與 massive MIMO 通道之估計。我們將混合波束成形係數之設計視為一個單層量化神經網路的優化過程，使其可以支援有限精準度的相移器之相位與延遲電路之延遲的量化，並支援多種架構的混和波束成形器。另外我們改善現有壓縮感知 (compressive sensing) 演算法在 massive MIMO 情境中會遇到的瓶頸，並優化其估計精準度與執行複雜度。模擬結果顯示本論文提出之混合波束成形係數設計方法能達到接近全數位波束成形0.5dB內之效能，並能在使用本論文之通道估計方法後，減少因為通道估計誤差所帶來的效能衰減至0.15dB。 本論文的第二章中，我們會說明大規模多輸入多輸出系統的應用，並介紹波束成形與預編碼之數學原理。接著我們會介紹不同波束成形之架構，以及其設計背後的動機與數學模型。 本論文的第三章將介紹我們所使用的通道模型與通道參數之產生方式，我們分別考慮28GHz之毫米波與140GHz之次太赫茲頻段的通道。建構此兩個頻帶的通道模型所需之統計資料則分別來自第五代行動通訊之標準與紐約大學無線中心在次太赫茲頻段的量測結果。另外我們將波束偏斜效應 (beam squint effect) 整合進我們的模型中以捕捉超寬頻系統獨有的傳輸特性。 在第四章中，我們將說明本論文提出之量化相移器與實時延遲之混合波束成形係數設計演算法。另外本論文比較在不同模擬環境、相移器與TTD精準度、硬體架構下，所設計之波束成形係數的頻譜效益。另外我們估計不同架構與量化精準度之波束成形器的面積與功耗效益，以驗證量化後所帶來的優勢，使其可作為實際射頻接收發機設計的參考指標。 在第五章中，我們考慮通道估計誤差對波束成形效能帶來的影響。我們透過早停方法與階層式字典矩陣改善既有基於壓縮感知 (compressed sensing) 的通道估計演算法在massive MIMO情境中複雜度過高與精確度過低的問題。接著我們衡量本論文提出之通道估計方法的正規均方誤差 (normalized mean squared error, NMSE)、複雜度與反饋成本，並與其他文獻和傳統之通道估計方法做比較。最後我們評估本論文第四章設計之混合波束成形演算法，在使用第五章之方法估計之通道作為輸入時，得到的波束成形係數之頻譜效益的衰減情形。