臺灣大學電子工程學研究所學位論文
國立臺灣大學,正常發行
選擇卷期
已選擇0筆
- 學位論文
全數位頻率合成器近年來一直是個熱門的主題，數位電路特性能快速將設計的替換到不同製程上。本論文提出一全新的全數位頻率合成器架構，有別於以往常見的在時域上運用利用二元式相位偵測器或是時間數位時間轉換器來偵測輸入頻率與參考頻率之間的時間差，本論文提出頻率倍率計算器，透過數學的統計運算方式直接計算輸入訊號與參考頻率之間的倍率，不受限於製程提供的最小時間解析度單一反相器的延遲時間精準度，在不考慮面積和功耗的情況下，根據數學模型推論可以依要求幾乎無限制的提高時間解析度直到應用所需要的量級。 使用90奈米CMOS製程實現的全數位頻率合成器，晶片操作面積為長820微米寬650微米，根據量測結果，在1.2 V供應電壓下，功率消耗為17.5 毫瓦，鎖定頻率範圍為10.76到11.34 GHz，鎖定時間約為55個參考頻率的時間，1.12微秒左右。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
統計推論是具有許多應用的強力方法，雖然有許多推論工具能夠使用，解答複雜的量化結構推論問題依然十分困難。 隨機布林可滿足性(SSAT)是能編碼多項式空間複雜度中之隨機問題的形式，其近年來蓬勃發展並擁有越來越多應用。 我們利用隨機布林可滿足性問題來解決機率圖模型(PGMs)之推論，具體來說，我們開發了將機率圖模型之問題轉換成隨機布林可滿足性的系統性編碼方法。 此外，我們提出將任意機率值的隨機布林可滿足性標準化至只有0.5機率值的隨機布林可滿足性之方法. 實驗數據顯示，隨機布林可滿足性之解法能在複雜的推論問題中有效的與現有機率圖模型互補。
- 學位論文
語言方程式可以用來系統性地定義許多問題，包含有限狀態機的電路合成、協議轉換、離散控制問題等等。有限狀態機之語言方程式是語言方程式中的一種特例。藉由操作認得方程式中的語言的有限自動機，為一種有限狀態機之語言方程式的一般性解法。在求解過程中，包含了一個步驟可能會讓有限自動機的大小呈指數型增長。布林有限自動機為一種有限自動機，並且能夠有效率的在其之上執行互補操作，所以我們有興趣嘗試使用布林有限自動機求解有限狀態機之語言方程式。我們實作了我們提出的布林有限狀態機之解法於 Berkeley Automata and Language Manipulation 軟體。實驗結果顯示我們尚有一些瓶頸無法突破，但我們證實了此解法的正確與可行性。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
在無線通信和物聯網系統中，頻率合成器是不可或缺的組件，需要提供低功耗和低雜訊的精準頻率。在傳統解決方案中，類比鎖相迴路被廣泛地應用，然而，隨著製程技術的演進，全數位鎖相迴路因其小面積、低功耗、高度整合、高可重構性和可應用各種校正的能力等數位化實現的特點而逐漸受到越來越多的關注。 本論文實現一個低功耗和低均方根抖動量的小數型全數位鎖相迴路，通過降低時間數位轉換器所需偵測範圍的數位時間轉換器輔助時間數位轉換器組合，和降低時間數位轉換器操作頻率的閘控電路，大幅改善了功耗。提出的時間窗自適應步長數位時間轉換器增益最小均方根校正以適當的硬體成本提供更佳的穩定性。本作品採用TSMC 90奈米製程設計，模擬的均方根抖動量為692 fs，功耗為1.15 mW，FoMJitter為-242.5dB。
- 學位論文
近年來，深度學習被廣泛的應用在各個領域，如臉部辨識、語音辨識、物件辨識…等，且都取得了相當成功的成果。許多人工智慧相關的產品也相繼問世，而深度神經網路的運算都需要消耗大量的計算資源，更突顯了終端裝置運算能力的重要性。因此，如何在維持足夠準確率的前提下，以更低的功耗進行更快的深度神經網路推理運算，就成了近年研究的重點。 本文提出一種多位元輸入多位元權重的時域乘加器，以串接數位控制延遲單元來完成時域上的乘加運算，本作品以180-nm製程實現與驗證，其運算吞吐量為0.128GOPS，最大功率消耗為543.6uW。本文亦提出一種量化訓練方式，在訓練中代入電路模型，以減小因量化誤差造成的運算誤差。相較於傳統的量化方式，透過此訓練方式，可以在CIFAR-10的資料集上達到從82%提升至90%的準確率。
- 學位論文
現今，傳輸通道的有限頻寬導致傳輸訊號失真，使位元錯誤率升高，為了解決此問題，等化器被廣泛的使用，但隨著製程的進步，電源電壓逐漸下降，等化器的運算電路在設計上變得更困難，因此，將使用時域架構來避免此狀況。此外，通道衰減的特性會隨通道材質及長度的不同而改變，因此，自動調整係數對於等化器是有需求的。 本論文提出一個有時間偏差校正功能之10.5Gbps可適性2-tap時域決策回授等化器，實作於40奈米製程中，採用SSLMS演算法來實現可適性，根據量測結果:時域決策回授等化器可適當的補償小於14.5dB衰減的串列資料，其中，等化器的面積為126um × 110um，等化器的功率為10.3mW。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
鍺(錫)因為其高載子遷移率的特性而具有成為金氧半場效電晶體(metal-oxide-semiconductor field-effect transistors, MOSFETs)通道材料的潛力，由於位在鍺錫表面的氧化層較不穩定，故鍺(錫)/氧化層介面品質有待改善。 在本論文中鍺錫/氧化層介面品質以氧化層電容、電容等效厚度、介面缺陷密度、頻率色散和遲滯判斷。首先使用快速熱氧化步驟來改善氧化層介面，假如在沉積高介電值氧化層前進行快速熱氧化步驟，GeSnOx中間層較厚且介面缺陷密度、頻率色散和遲滯效應大幅改善。使用二氧化鉿可以降低電容等效厚度，由於鍺錫/二氧化鉿介面品質比不上鍺錫/三氧化二鋁介面，中間層使用三氧化二鋁為較佳的選擇。利用氧氣電漿轟擊鍺錫/氧化層介面，相較於使用快速熱氧化其介面品質更加大幅地改善且中間層厚度也較薄，但是在氧氣電漿轟擊的過程中離子會殘留在氧化層內，故使用氧氣電漿會增強遲滯效應。 為了更全面地闡述鍺錫/氧化層介面特性，使用第一原理計算來模擬鍺(錫)/二氧化鍺(錫)介面其能態密度。首先，為了驗證模擬結果，本論文先模擬鍺錫能帶結構，錫比例的提高使得鍺錫能帶結構的直接能隙和間接能隙下降。在鍺/二氧化鍺介面附近原子間的鍵結情形影響著鍺/二氧化鍺介面模型之能態密度，假如在鍺/二氧化鍺介面附近有任何懸鍵，則會在能隙內形成缺陷能態。此外，鍺錫或二氧化鍺錫內錫原子的位置也影響鍺錫/二氧化鍺錫介面之能態密度，若錫原子靠近鍺錫/二氧化鍺錫介面，則會在能隙內產生缺陷能態。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
近幾年，卷積神經網路被廣泛應用於各項領域，如影像辨識、影像處理、自然語言處理…等，相關的商品也逐漸普及至我們的生活當中，如各式IoT、智能家電等產品。因此，低功耗、高能源效率的FPGA加速系統，便是我們的研究重點。 為了達到低功耗、高能源效率的特性，本文基於一般線性量化技術，引入更低複雜度的數字格式，使用混合精度神經網路量化訓練演算法，我們在各種應用下都能得到與FP32模型相近的準確率。我們也設計對應的FPGA推理加速系統，除了支援三種量化格式外，也加入了im2col演算法，以對各式參數設定下的卷積神經網路都能有完整的支援。 考量到卷積神經網路被應用各種專業領域，如醫療、農業…等。而各項專業領域的使用者未必對電路或FPGA有一定程度的了解，因此，我們開發出使用者友善之應用部署流程，使得使用者能夠在只有基本程式語言的基礎下，使用Python語言及PyTorch訓練框架， 即可達成快速的神經網路訓練及FPGA加速部署。我們將系統實現於Xilinx KV260 board，為FPGA-SoC的平台架構，我們能快速將PC訓練好的量化神經網路於裝置上進行加速運算。此外，輕便的裝置與獨立運作的系統，使我們得以將裝置移動至戶外並與可移動式平台進行整合，實現各式複雜的應用。 我們於多個神經網路架構進行測試，與傳統運算平台CPU與GPU相比，分別能得到9.06倍與2.1倍的能源效率提升。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
隨著現在深度學習的蓬勃發展，深度學習已經是解決各種問題的重要方法。然而，深度學習的運算量非常龐大，以往只能在伺服器上做運算。然而近年來，大資料時代讓資料量呈現指數性的成長。如果我們只於伺服器上做深度學習運算，我們必須面對傳輸資料時間過長和資料隱私的問題。為了解決上述問題，大多研究都指向把深度學習實做在邊緣端，利用深度學習加速器提高運算效能。邊緣端的深度學習加速器仍然需要克服許多困難，最重要的是其高能耗的特性。其能量消耗來自兩個原因，一個是運算上的消耗，另一個是在資料傳輸上的消耗，而後者也是大家往往所忽略的。在深度學習加速器上，每當進行一層運算時，我們時常需要先把激活值的結果從動態隨機存取記憶體 (DRAM) 中取出，運算後再將結果放進DRAM中，因此造成高能量消耗。針對這個問題，本文利用資料壓縮的方式，將輸出激活值壓縮，以減少能量的消耗。本文會利用激活值有很高稀疏性的特性，使用零資料壓縮 (Zero-value Compression, ZVC)技術，此外我們還會搭配塊狀壓縮 (Block Compression, BC) 和繞過機制 (Bypass Mechanism)，讓壓縮率來到2.39倍。另外，我們也提出K有損壓縮 (K-lossy Compression)，在只降低0.4%準確率的情況下，讓壓縮率來到3.73倍。最後，我們會結合上述提及的演算法優化技術，提出一可調整架構(Scalable architecture)的資料壓縮/解壓縮引擎，相較於代表作，吞吐量提高19%，並只有增加8%的面積。最後用DRAMSim2來驗證此引擎能降低56%在DRAM資料傳輸上的消耗。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
本論文詳細研究具超厚薄氧化層之鋁/二氧化矽/p型矽金氧半穿隧元件(或稱超厚薄元件，即氧化層在特定區域為超薄，其餘為超厚)的電特性、靜電學特性和其中的載子傳輸機制。首先，我們對真實元件進行量測與定性研究，並以TCAD模擬輔助觀察。吾人發現元件施加反偏壓時，儘管載子穿隧只在薄氧區發生，穿隧電流卻正比於閘極面積，而非薄氧區面積。換言之，金氧半電容氧化層中的微小局部薄化區域(只佔閘極面積的百萬分之幾)便可導致巨大的漏流，顯示了氧化層品質控制的重要。我們將此現象歸因於一種新發現的、反轉電荷的水平耦合機制，能將厚氧區中的電子耗盡，從而影響其靜電學特性，影響範圍深遠。為定量探討這些發現，吾人首次提出一個適用於較簡單平面結構—金氧半穿隧二極體—的靜電學解析模型。本模型顯示了此平面結構的靜電學特性在某個臨界偏壓前後截然不同，而吾人也推導出此臨界偏壓對氧化層厚度的閉形近似式。模型與TCAD模擬結果高度吻合(誤差小於2 Å)，並成功重現金氧半穿隧二極體的實驗特性。隨後，本模型被推廣至超厚薄元件中，尤其著重厚氧區中電子準費米能階的建模，而成功預測前述穿隧電流正比於閘極面積的現象，以及前述耦合機制的作用距離超過毫米等級。這些模型有助我們從物理和直觀的面向加深對金氧半穿隧二極體與超厚薄元件的瞭解。最後，吾人探討以超厚薄元件作為溫度與環境光感測器之應用。在低偏壓(不高於0.3伏特)之下，與平面的金氧半穿隧二極體相比，超厚薄元件的溫度響應度與光電流均提升超過百倍，顯示其具有作為低電壓下感測器應用的潛力。