清華大學電機工程學系所學位論文
國立清華大學,正常發行
選擇卷期
已選擇0筆
- 學位論文
本論文旨在開發一以數位處理器為主之電動車用內置磁石永磁同步 馬達驅動系統，並具有電網至車輛充電及車輛至家庭/車輛至電網放電操 作能力。所建構之馬達驅動系統之電力電路由交錯式雙向前級直流-直流 轉換器與三相變頻器組成。前者提供可調控及可提升之直流鏈電壓，以 增進馬達於高速下之驅控性能。而於電網至車輛操作或馬達再生煞車 時，可對蓄電池進行充電。 經由適當控制，所建構之標準永磁同步馬達驅動系統具有良好之驅 控性能，包含啟動、加速、減速及再生煞車等特性。此外，藉由直流鏈 電壓提升、換相移位與弱磁控制等策略，進一步提升了驅動系統之高速 操控性能。本論文亦探究永磁同步馬達無感測控制於電動車驅動之應用 可行性，及從事其操控效能實測評定。在所提之混合型無位置感測控制 架構中，先以高頻訊號注入法令馬達啟動；俟轉速升至一定值，再切換 改採延伸型反電動勢估測法。標準與無位置感測控制永磁同步馬達驅動 系統之驅動性能，均以一些實測結果比較評估之。 於閒置狀態下，所開發永磁同步馬達驅動系統之電力電路，經適當 安排可執行電網至車輛及車輛至家庭/車輛至電網等操作。於電網至車輛 操作中，所形成之車載充電器由單相橋式切換式整流器及後接之降壓型 直流-直流轉換器構成，由電網對蓄電池充電，具有良好之充電控制及交 流入電電力品質特性。此外，以馬達線圈充當為儲能電感之集成型切換 式整流器之效能，亦以一些實測結果觀察之。至於車輛至家庭/車輛至電 網之操作，以既有馬達驅動系統電力電路組接建構一單相三線式變頻 器，藉由所提差模與共模控制，可於獨立模式之車輛至家庭及聯網模式 之車輛至電網操作下具有良好之60Hz 220/110V 交流輸出。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
本論文旨在開發一具蓄電池/超電容混合式儲能之電動車切換式磁阻馬達驅動系統，兼具電網至車輛及車輛至電網操作功能。馬達驅動系統之電力電路由一雙象限前端直流/直流轉換器及一非對稱橋式轉換器構成。藉由適宜之切換、電流及速度控制，獲得良好之可反轉驅控與煞車特性。並使用換相前移及直流鏈電壓升壓技巧，進一步增進馬達於高速下之驅控性能。此外，應用功率型超電容儲能增補能量型蓄電池儲能，以得較佳之電動車總體儲能利用特性。特定而言，超電容可提供短期且快速之放電/充電操作，並有利蓄電池壽命之延長。 當車輛處於閒置狀態，所提馬達驅動系統組態可重新安排建構形成集成式電力轉換器以執行下列功能：(1) 電網至車輛充電模式：以一降壓型直流/直流轉換器後接於單相全橋式升壓型切換式整流器對蓄電池充電，具功因校正能力。此外，由適當改接，所提馬達驅動系統亦可形成一單級降-升壓切換式整流器。(2) 聯網之車輛至電網放電模式：除本地負載外，可回送設定之實功至市電。(3) 獨立操控之車輛至家庭放電模式：組建一單相三線變頻器產生60Hz 220/110V之交流電源供給家電設備。應用所採之差模及共模控制策略，於未知及非線性負載下，具有良好之電壓波形品質。所開發馬達驅動系統中之所有電力轉換器之數位控制均由一共同數位處理器實現，並以一些模擬及實測結果驗證其於不同模式下之操作效能。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
此篇論文呈現一個相容於IEEE 802.15.6的軟式BCH解碼器，可應用於生醫系統中的無線近身網路，它有能量消耗的限制；相較於傳統的硬式解碼器，我們提出一個軟式解碼器，在相同資料鏈結強度下可以得到1 dB的增益，以節省傳輸端的能量消耗。我們提出的軟式BCH解碼器結合了演算法、硬體架構以及電路設計以降低電路面積和能量消耗，以達到最佳的效果；我們藉由一個提早終止解碼方法，用於減少多餘的測試向量，節省不必要的能量消耗，在較好的環境下，需要的解碼週期和硬式解碼器相當。在小值搜尋電路方面，我們提出機率式搜尋，相較於傳統的搜尋方法，可降低54.7%面積；硬式解碼核心部分的演算法是以彼得森速解法實作，相較於查表法，降低了44.2%面積；硬式解碼中需要用到的陳式搜尋電路經邏輯閘共用化簡後以開關邏輯電路客製化實作，佈局自行設計，相較於以傳統做法，可節省33.3%能量消耗；由以上方法，此晶片可操作在0.29V，此工作電壓使電路消耗最少的能量，相較於未簡化的的軟式解碼器，共減少了94%的能量消耗；晶片是以90nm製程實作，功率消耗5.4uW，若操作在500K赫茲下可達到6.38Mbps的吞吐量，符合IEEE 802.15.6的吞吐量要求，也符合了無線近身網路低能耗、低電路複雜度的限制。
- 學位論文
三維堆疊架構近年來已成為高集成度電子系統的新興技術，且有高資料頻寬及低功耗的特性，整體架構通常由記憶體和邏輯晶片組成，其中大容量記憶體的良率往往會比邏輯晶片低，所以針對記憶體設計有效的測試及修復機制在維持良率上更是扮演不可或缺的角色。在此篇論文中，我們針對加寬匯流排的動態隨機存取記憶體發展兩種不同的三維修復架構，分別稱為CRA1和CRA2，兩者最主要的差別在於備份記憶體的類型及擺放位置，在第一種架構中，各層動態隨機存取記憶體皆有備份記憶體，其類型為動態隨機存取記憶體，且可修復三維堆疊架構中的任一層；第二種架構中，我們將備份記憶體配置在最底層的邏輯晶片上，其類型為靜態隨機存取記憶體，同樣可修復三維堆疊架構中的任一層。 在實驗中，我們實作了硬體架構並與傳統修復架構(TRA)比較，分析不同修復架構的修復率及所需面積，第一個實驗觀察共用不同層備份記憶體對修復率有何影響，實驗結果發現修復率在可共用備份記憶體的情況下，可達到最多3%的成長，但是所需的面積跟傳統修復架構相同。第二個實驗觀察將備份記憶體放置在各層晶片上和放置在最底層邏輯晶片上的影響，實驗結果發現後者可使用少於前者40%的備份記憶體來達到與之相同的修復率，但由於後者的備份記憶體設計上較有彈性，所以相對要多付出1.27%面積的代價。
- 學位論文
摘要 近年來因科技快速發展，能源需求大增，電力電子控制架構已成為電力系統的重要組成的一部分，其中以串聯補償器提供了控制電網虛功潮流為最常見的方法，可以提高長距離大容量之輸電能力，也能增加系統的穩定性。在本文中可分為兩大部份，皆以一串聯電壓源型轉換器為主要架構，在PSCAD/EMTC模擬軟體建構出一組三相220V,2kVA的串聯同步補償控制器(Static Synchronous Series Compensator, SSSC)之模型，第一部分之功能為對線路補償所需之實、虛功功率，也能對轉換器直流側電壓進行控制，其控制架構為在同步框d-q軸中，建立內外雙迴圈之系統。實作以數位訊號控制器(Digital Signal Processor, DSP)作為主要控制器，建立一套小型實驗平台驗證其潮流補償效果，從實作結果可以知道設計之控制架構其補償效果可與模擬結果相互驗證，達到補償控制之目的。第二部份則於模擬軟體中模擬動態電壓恢復器(Dynamic Voltage Restorer, DVR)，以重複控制(Repetitive Control)理論作為設計補償命令控制之基礎，提高系統在故障發生時回至穩態之能力及消除線路之諧波成份。從模擬結果可以知道動態電壓恢復器能在系統發生故障時即時反應，補足負載端電壓減少的能量，而對諧波補償部分也有不錯的效果，使總諧波干擾(Total Harmonic Disturbance, THD)值從3%補償至0.5%。
- 學位論文
在這個大容量資料存取應用日趨廣泛的現今，反及快閃記憶體在半導體記憶體中的角色重要性日益重要。由於其擁有半導體記憶體中密度最高的元件面積最小的特性，反及快閃記憶體可以用最低的成本達到相當高的細胞密度，因此降低了製造成本，且相較於傳統硬碟，其擁有低耗能與高資料吞吐量的優點。 雖然反及快閃記憶體有各種優點，但是製成的微縮已經到達二十奈米，要在平面式反及快閃記憶體上增加元件密度變的日益困難，且成本也相對地增加。為了降低成本且讓元件密度有再進一步增加的可能，各種三維堆疊的方式被提出，目前被視為下一世代大容量資料存取應用的解決方案。 現階段三維反及快閃記憶體的製程尚未成熟，在晶片的製造與光罩蝕刻的過程中仍有許多困難需要克服，因此在元件細胞陣列中會有許多因製程產生的缺陷存在，三維電路之間的干擾也相當明顯，造成電路操作上錯誤率的提高。為了改善因為這些原因所造成寫入與寫入驗證上的錯誤與效率上的降低，高容忍位元數的錯誤更正碼被應用，不過也因此造成了傳統應用在寫入驗證的二位元搜尋式錯誤位元偵測器效率大幅降低。 於是我們於零點四微米的製程下設計了一個波傳遞式錯誤位元偵測器，可大幅降低寫入驗證端的錯誤位元偵測周期數，在六萬四千位元的頁面大小下可達到十三倍的周期改善。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
本論文提出一個應用於人體區域網路之低功耗射頻傳收機。此射頻傳收機包 含了頻率合作器、發射機、接收機以及一個數位基頻處理器。透過晶片實體層的 設計並搭配可重置式基頻處理器，來滿足藍芽低耗能、ZigBee、IEEE 802.15.6三種無線傳輸規範。 接收機在 ZigBee 或 IEEE 802.15.6 模式下，使用正交直接降頻的架構來避免表面聲波濾波器的需求。在藍芽低耗能模式下，則採用單路低中頻架構，藉由將中頻頻率選在訊號寬度的一半，可減低鏡像問題，並進而可關閉其中一路的正交路徑，節省功率消耗。射頻前端電路採用被動低雜訊放大器與混頻器，可在不消 耗功率的情況下，仍有足夠的雜訊表現。可變增益放大器與低頻濾波器都可滿足 不同規範的需求。 頻率合成器採用整數型鎖相迴路。壓控振盪器操作在兩倍頻率，藉由除二的 功能可以進一步得到正交的相位訊號。在藍芽低耗能與 IEEE 802.15.6 發射模式下，頻率調制訊號直接饋給壓控振盪器，為了滿足 IEEE 802.15.6 可變包絡線訊號，除了頻率調制訊號外，瞬時振幅資訊經由另一路，直接調制數位控制功率放大器。 本設計採用零點一八互補式金氧半導體製程，晶片面積為 2.8 × 2.1 毫米平方。接收機在藍芽低耗能模式可達到-63dBm 輸入靈敏度。在 IEEE 802.15.6 模式，輸入600Kbps 符碼速率下，誤差向量幅度為 6.77 百分比。受限於打線與製程偏移影響，發射機輸出功率下降至-18 dBm。在一點二伏特之低電壓提供下，接收機在藍芽低耗能與 IEEE 802.15.6 (ZigBee)操作模式下，分別消耗 4.8 毫瓦特與8.7 毫瓦特，而發射機在輸出-18dBm 功率下消耗 12 毫瓦特。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
過去藉由電腦模擬人類的聽覺機制往往使用時域上的模型，而利用頻域模型來進行模擬的方式則較少被使用與討論。時域模型因為針對每個時間點解微分方程組，因此擁有擬真度較高的優點，但相對而言運算量複雜度也比較大；反之，頻域模型則可藉由轉移函數快速得到模擬結果。但由於耳蝸為非線性系統，其放大機制無法以簡單的線性關係描述，因此會產生較大誤差。 本論文以Liu and Neely在2009年提出的內耳模型為基礎，利用數學技巧:quasi-linear method的迭代過程找出耳蝸的等效電流敏感度並改造上述模型，如此便可建構符合耳蝸非線性的頻域模型，更有效率也更貼近真實生理特性的模擬人類聽覺現象。 以此改造過的頻域模型模擬不同耳蝸特性包含：網狀膜(Reticular Lamina)位移及相位、電流敏感度常數(sensitivity ratio)、單位距離穿越波數(wave number)，並與Liu and Neely在2010年提出的中耳至內耳時域模型模擬結果進行比較，發現大部分模擬結果能與時域模型吻合，並且也更快速的模擬出結果。
- 學位論文
感知無線電 (Cognitive Radios) 是一中被視為最有前途發展的無線通訊和邁向軟體無線電 (Software Define Radios) 的方式。 感知無線電的平臺建立可自由重新調整參數的無線收發機上，它可以自動適應外在環境和根據使用者需求調整其通信參數。越來越多的無線應用產品被開發，因此對頻譜使用的機會越高以及高資料傳輸率的需求也迅速增長。因為在有限的頻譜資源缺下和低落的頻譜利用率促使我們重新檢使既有的頻譜分配政策。頻譜池的概念就是允許公眾使用者使用共同的頻譜而這些頻譜原本授權給特定的使用者。一般使用者在授權使用者的允許下可以去使用這些頻帶。 頻譜偵測是感知無線電的關鍵技術之一。雖然有很多方法已經被提出來，但是許多方法需要很多觀察數量或是有高計算複雜性並不適合硬體實現。這使得我們提出窗型函數濾波器組平均加權的重疊的頻譜分析發法(WOSA filter bank)，並且基於本地最強大的測試 (LMPT)。我們提出的方法可以提高頻譜的有效自由度(effective degree of freedom )。 在我們的提出的方法中，頻譜解析度取決於快速傅立葉轉換 (FFT) 的點數，因此，頻譜解析度是具有可調的特性。當 SNR = -5 dB 而且假警報 (probability of false alarm) = 0.1 的情況下， 我們提出的偵測器有高於0.9的偵測率比一班的能量偵測器還要高出30% 。 多載波通信是為實現感知無線電和下一代移動通信的另一個關鍵在於其優異的干擾抑制及頻譜使用效率。傳統上，使用者間如果有頻率偏移的現象，正交分頻多工(OFDM)的方法會導致鄰近的載波受到嚴重干擾，因此，OFDM需要在各使用者間進行完美同步。而在衰落通道下，OFDM 要求額外的循環字首用來對抗到通道衰減，這將會進一步降低頻譜使用效率。因此，我們將提出更好的解決方案基於濾波器組多載波通信系統，而濾波器組多載波通信系統的收發器硬體可以結合我們的頻譜偵測系統已降低硬體成本。 我們提出的架構經過下線驗證，使用 TSMC 90 nm 製程。定點演算法的偵測率也超過0.9， 在偵測每單位頻寬所消耗的能量只有0.331 J/MHz 大約是其他類似晶片的10倍。我們也將進一步探討多載波通訊收發機如何有效的與既有的頻譜偵測機做整合
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。