清華大學電機工程學系所學位論文
國立清華大學,正常發行
選擇卷期
已選擇0筆
- 學位論文
基於隱藏式半馬可夫模型(Hidden Semi-Markov Model)的文句轉語音系統(text-to-speech system)，是以統計模型描述語音的合成單元及其狀態時長，將輸入的文句表示成一序列的語音合成單元，然後轉換成語音輸出。改變語音合成單元的模型參數，就可以改變合成的聲音，因此可以利用模型調適方法，使合成的語音接近於目標語者的聲音特質、情緒特徵或說話韻律節奏，達到聲音轉換(voice conversion)的目的。 本論文更進一步利用目標語者語音的剩餘訊號(residual signal)，加入其語音產生模型的激發訊號中，使合成語音更接近目標語者聲音。論文中提出兩種剩餘訊號加入的方法，並對於合成的語音進行主觀評量與客觀評量。在主觀實驗中，發現其中一種剩餘訊號加入法會在聽覺上感覺到不連續聲音，而另一種方法則沒有不連續的狀況。在客觀評量中則是計算合成語音與目標語者語音的高斯混合模型，量測各高斯混合模型之間的KL距離，看出兩種加入剩餘訊號的方法，都使得其合成語音更接近目標語者語音。
- 學位論文
隨著晶片製程的發展，單一晶片上可容納的處理元件也日益增多，根據Moore's law，電路中的的電晶體是以每兩年倍增的速率在增加，也表示往後單一系統晶片上的處理單元只會越來越多，現有的SoC技術也面臨著性能、功耗、可擴展性和延遲等等的挑戰。晶片設計重點也漸漸由增加每個處理元件的效能，改變成如何讓每個處理元件能更有效率的合作解決問題，在這種情況下單晶片網路(Network on-Chip)的設計課題也應運而生。 在單晶片網路的設計理念中，有許多不同的拓樸架構，其中包含了2DMesh、2DTorus、Tree、Ring等等，環型拓樸結構一方面由於其結構較為簡單容易實現，另一方面節點之間又具有固定的距離所以傳輸的延遲可以預先確定，較為適合目前MPSoC和CMP技術中的處理器數目，因此成為了最早商業化的NoC拓樸結構之一。而在本篇論文中，我將使用Verilog 硬體描述語言(HDL)來實作一種多環環型拓樸結構(Multi-Ring topology)，在文章中我們將深入探討內部的結構組成並且針對幾種不同的交通模組進行效能的分析，同時在多環環型拓樸結構的基礎下，我將增加其同方向的環可以進行交叉傳輸的功能，稱為交叉多環環型拓樸結構(Cross Multi-Ring topology)，並使用幾種不同的交通模組針對以上兩種拓樸結構進行效能優劣的比較和評估，以及在FPGA上的合成結果。而在最後的模擬結果，我們將發現效能和交叉傳輸的使用率之間正相關的關係。
- 學位論文
記憶體修復隨著更多的系統晶片及高度整合的產品而需求大增，因晶片良率常取決於記憶體良率。但內嵌與標準型記憶體的備援修復方式相當不同。內嵌型常以晶片中有限的資源內建自動修復，因傳統外部測試太貴。而標準型比內嵌型更大而複雜，並有更多測試需求以因應各種系統應用。因此，他們通常以自動機台測試再修復，並內建更複雜的備援架構，也需要比內建自動修復更複雜的備援分析演算法。而自動測試機台非常昂貴。為了節省測試修復時間，商用機台無法以複雜的備援分析來支援完整的備援限制，也造成良率損失。 此論文提出基於正交限制演算法的備援配置工具。它高度可程式化以支援測試機台上各種記憶體。可由機台取出測得的瑕疵資訊，再產生修復配置給雷射修復機台。雖提出的線性時間啟發式備援配置演算法非最佳化，因這是非決定性多項式時間中最難的決定性問題，但它很有效的達到比原機台演算法更高的修復率。實驗中，提出的演算法能為原本的機台修復流程挽回22%的裸晶，有效的提升良率。為了探尋更多變的備援架構以進一步提升良率，也分析業界夥伴的記憶體瑕疵分布圖以研發評估修復方案。發展出先進的備援分析技術，包含瑕疵分布視覺化、數學模型評估、備援導向的涵蓋統計分析、關鍵必修分析、及修復率合併成本指標。 論文後半提出記憶體內建自動修復電路產生器，能為系統晶片設計師自動產生暫存器轉換語言層級的電路。根據備援必要樞紐配置演算法，及更彈性的備援架構，能調整相同的備援以更有效率的修復各種行列及區塊瑕疵。並以很小的電路支援全速測試，也不會造成時脈延遲。以一般0.13微米的互補式金屬氧化物半導體製程為例，512,000位元、333百萬赫茲的記憶體備有4個備援單元，僅有0.36%的面積額外負擔。以低面積、時脈額外成本，它能輕便的實現多記憶體的分散修復方案。比最近的研究，有更小的面積、又不多花測試時間。
- 學位論文
這篇論文討論使用有效的演算法，分配蜂巢式系統中的自由度給特定用戶，再結合反覆式干擾排列以求得最大量的傳輸速率。目前文獻著重在利用有效的干擾排列來增加傳輸速率。另外，現有方式來決定各個用戶可傳輸的資料量也不夠準確。這種方法並沒有考慮到選擇用戶的多樣性以及有效降低對已經選進系統中的用戶所造成之干擾。在這篇論文中，我們提出一些演算法來增加系統之中的用戶量還有盡可能的消除對已在系統中的用戶所產生的干擾。我們也提出一種樹枝狀的近似最佳化演算法，用來決定各個用戶可傳輸的資料量。模擬的結果最後呈現出，提昇傳送資料的用戶數量還有削減已選進系統內的用戶間互相彼此的干擾，可以求得較佳的傳輸速率。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
對一個全平行高速低密度奇偶檢查碼解碼器(LDPC codes)而言，要達到高速(High Throughput)則必須將硬體內速度慢電路架構加以改進，所以我們提出機率性正規化最小和演算法(Probabilistic Normalized Min-Sum Algorithm)，將查核節點(Check Node)內比較出第一小第二小的電路，改成只需比較出第一小與機率式的第二小的架構，利用此架構在遞迴(iteration)次數最多為7次的情況下，我們可以只犧牲0.05dB的位元錯誤率(bit error rate,BER)，但卻可以得到最長路徑(Critical Path)變短與面積下降的好處，且我們根據最佳的正規化因子(Normalized factor)等於0.5和比較器電路改用查表的方式實作，可以實現出3bit硬體電路與4bit的位元錯誤率，然後再採用同時處理兩個字碼(codeword)的硬體架構和提早終止解碼機制(Early Termination)來實作。我們以TSMC 90nm 1P9M COMS製程來實作，APR(Automatic Place and Routing)後面積為7.97 mm^2，吞吐量(Throughput)為223.8(Gbps)，吞吐量與面積的比率(TAR)為28.08(Gbps/mm^2)，且與5bit的TPMP架構相比我們可以有62%的面積化簡與78.7%的最長路徑化簡。
- 學位論文
為了因應日漸普及的多核心的運算平台，一個多核心指令集模擬器是十分重要的。現今我們可以利用平行運算的技術來增加多核心指令集模擬器的速度，但往往會遇到準確性不佳的問題，這是因為多核心之各別模擬速度不同，造成多核心之間之交互作用結果不正確，為了有效解決此問題，我們發明了一個以同步程序為基礎之高效能交易層級方法，可以用於平行多核心平台之指令集模擬，所謂的同步程序即多執行緒程式之間用來協調彼此執行順序之程序，此方法以交易層級模型為基礎，我們將交易邊界設定為每次同步程序之呼叫，此邊界同時也是不同核心之間之交互作用點，因此兩次同步程序呼叫之間的眾多指令可被視為一筆交易，透過一個「阻擋/非阻擋」「 發送/接收」 之同步程序模型，以及適當的時間同步方法， 每筆交易的時間及順序就能正確且有效率的被維護，另一方面，若一筆交易牽涉到多核心之間之溝通，我們將之稱為「公開交易」，若一筆交易沒有牽涉到多核心之間之溝通，我們將之稱為「私下交易」，「公開交易」的時間及次序需要被維持，而「私下交易」的順序則不會影響模擬的準確性，藉由這個特性，此方法的性能又能進一步提升。我們的實驗結果顯示，這個方法可以達到每秒549百萬指令的模擬速度，此為最新「共享參數」方法的三倍快，並且能和「週期精準」方法一樣，得到準確的時間及功能。
- 學位論文
機器人同步定位及地圖建置技術(SLAM)是研究者長期關注的主題，讓機器人在未知的環境下航行，航行途中同時定位並建立環境地圖。機器人藉由所配備的感測器來預估本身的位置。從一開始使用里程計當作定位的感測器，到現在使用各種精密儀器，如相機、雷射掃描儀等，讓同步定位及地圖建置越來越準確。此外，各種使同步定位與地圖建置更精準及更有效率的方法亦逐步產生，如擴增型卡曼濾波器(Extended Kalman Filter)、粒子濾波器(Particle Filer)及掃描匹配(Scan Matching)等。 在本論文中，於同步定位及地圖建置的過程，使用雷射掃描儀SICK擷取二維環境資訊，並且以擴增型卡曼濾波器修正機器人的定位誤差。本論文將擴增型卡曼濾波器的架構結合掃描匹配的演算法；亦即，使用雷射掃描儀所取得的二維環境資訊，取代原本擴增型卡曼濾波器中的幾何特徵，如點、線等幾何特徵。再以掃描匹配替代卡曼濾波器中幾何特徵資料關聯(Data Association)的步驟，用疊代最近點(Iterative Closests Point)演算法，將前、後兩組相異的掃描點，疊代做旋轉、平移的幾何轉換，直到兩組掃描點匹配成功，也就是直到兩組掃描點的圖形趨近於相同形狀。 本論文將卡曼濾波器和掃描匹配的優點相互結合。使用掃描的資訊當作特徵，可使卡曼濾波器不需要局限於必須找出特定的幾何特徵，而能夠保留更多資料讓地圖建置得更完整；在卡曼濾波器中，幾何特徵關聯的步驟，可替代為疊代最近點演算法做前、後掃描點的掃描匹配，不需要空間保留儲存先前累積的所有掃描資料。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
在現今可攜式產品幾乎是人手一機的時代，如何提供有效率的電源管理，達到長時間的電源供應，已成為開發設計者的一大挑戰。而近來高階系統單晶片的設計，有將不同的電源轉換模組整合至一顆的趨勢，因此除了積極降低系統本身的能耗外，晶片的散熱問題也受到格外的重視。 傳統平面IC 所使用的散熱方式為散熱膏或散熱片，這樣的散熱方式僅能將整體晶片溫度降低，但實際上的溫度分布仍是梯度分布，並無法改善晶片中的熱點問題。熱點所帶來的效應可能縮短晶片的壽命，所以如何將熱源分散一直是溫度管理的重要議題。而對三維IC來說，立體堆疊的構造使其更無法利用傳統散熱方式，因此，為了降低三維IC於熱能處理的困難度，在電源模組與功率管理上，需做更有效精準地控制。 本篇論文針對以上所面臨的晶片散熱問題，提出具有溫度感測並搭配開啟關閉雙引擎的分散式電源管理系統。分散式電源管理系統具有模組化的特性，使得整合不同規格的電源模組變得容易許多、供應的電源系統較為廣泛，更符合了現今將電源模組整合為一顆IC的趨勢。縱然分散式的管理架構當初並非為了散熱問題而提出，但藉由此分散式管理系統的想法，將溫度參數與電流模式控制轉換器做結合，可實現即時的溫度監控，並搭配關閉與喚醒雙引擎適時調變系統中工作的模組數，解決模組間溫度分布不均的情形。晶片的實現是透過0.35-µm的製程完成，輸入電壓範圍2.7到4.3-V，而轉換器的切換頻率可由50kHz到5MHz，電源轉換效率於負載20毫安培到300毫安培可超過76%。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
一般在哺乳類動物耳蝸之外毛細胞造成耳蝸放大的機制有兩種[1]：其一為毛細胞上之毛叢受到曲折(hair-bundle motility)而產生力電轉換(mechano-electrical transduction)的過程產生；其二由毛細胞上之快速蛋白prestin所產生之細胞體之電動性(somatic motility)，兩者機制皆為非線性。本論文第一部分以Liu and Neely於2009與2010年提出的中耳至內耳耳蝸及外毛細胞模型為基礎，利用數學運算模擬外毛細胞受到內側橄欖－耳蝸中繼神經元(Medial Olivocochlear Interneurons, MOC)傳出所產生之「快反應」(fast effect) [2]；第二部分：隨著分子生物實驗技術的進步，利用重新接合(knock-in)外毛細胞上之基因方式[3]，造成外毛細胞上快速蛋白prestin數量的改變，本論文以此模型模擬此基因改變造成聽力之頻率響應的影響，模擬結果在耳蝸高頻區域頻率響應與文獻相符，外毛細胞之非線性電容[4]及電動性與耳蝸放大之增益並非為線性相關，最後並提出耳蝸低頻區域之頻率響應猜測。