透過您的圖書館登入
IP:3.141.244.201

交通大學電子工程系所學位論文

國立交通大學,正常發行

選擇卷期


已選擇0筆
  • 學位論文

隨著資料傳輸的頻寬不斷增加,未壓縮高品質影像傳輸的通訊系統設計成為 了一個有挑戰性的主題。根據 IEEE 802.15.3c 規格,在這樣的通訊系統必須使 用(224,216)的RS 解碼器。訊號在高速傳輸之下更顯脆弱,即使目前有少許可增 加錯誤更正能力的軟性解碼的方式例如Guruswami-Sudan 演算法、 Koetter-Vardy 演算法以及低複雜度萃式演算法被提出。這些方法仍然因為高硬 體複雜度以及速度過慢等問題而無法實現。 在論文中,我們提出了一個高速且高面積效率的萃式 (224,216)的RS 解碼 器。在錯誤更正能力上,相對於傳統RS 解碼器能在BER= −5 10 得到0.5dB 的效能 改善。根據在90nm 製程下的實驗結果,所提出的解碼器包含27.5k 的運算邏輯 閘。此解碼器的工作頻率最高為312.5MHz 並且能達到2.41Gb/s 的傳輸速度。

  • 學位論文

這篇論文針對單載波室內無線接收器提出具適應性頻率域通道等化器,系統模擬環境以及相關規格參照了IEEE 802.15.3c標準。此等化器使用了最小均平方(LMS)的適應演算法以及最小平方(LS)的通道估計來加速收斂速度同時也能保持低運算複雜度。在硬體設計方面,為了降低額外的通道估計電路的面積,在最小均平方以及最小平方上使用了硬體資源分享技術。整個基頻電路工作頻率是216MHz且8倍平行化,因此最高的資料傳輸率可達到2.9Gbps。在本論文裡以C語言以及Verilog硬體描述語言做為模擬平台,模擬的結果顯示在信雜比為10dB時,此頻率域通道等化器在未具有任何編碼保護下可達到1.54*10-4的位元錯誤率。硬體合成使用了65奈米1.2伏特1P9M CMOS製程,在不包含快速(逆)傅立葉轉換下,整體的等效邏輯閘數為50.4萬個邏輯閘,而功率消耗為81.87毫瓦。

  • 學位論文

對於1.27奈米厚閘極之p型通導金氧半電晶體,可應用製程引發應力提升電洞的遷移率。由雜訊量測,我們可以得到淺溝槽絕緣引發應力下p型通導金氧半電晶體之缺陷密度及散射系數。我們可以由汲極電流得到通道寬和通道長方向的1/f 雜訊頻譜。在通道長方向,實驗結果顯示淺溝槽絕緣引發應力會導致更多的缺陷。然而,在通導寬方向,缺陷密度的降低主要來自邊緣結構的不同。同時,電性量測也可以告訴我們,應力並不是在通道寬方向唯一造成電洞的遷移率變化的原因。對雜訊和電性的量測實驗而言,反向窄通道效應(INCE)應是適合的解釋。

  • 學位論文

本篇論文目的在藉由量測半導體雷射之相對雜訊強度的方法,分析多層量子井分佈回饋型雷射 (DFB) 與自行設計之啁啾式堆疊多層量子點雷射的高頻操作特性。過去研究量子井雷射的文獻已趨完整,本論文延伸此觀念對多層堆疊量子"點"雷射做進一步探討。 首先討論DFB雷射的微分增益值與K係數變溫量測之下的結果。當溫度從10 ℃升高至40 ℃,增益頻譜受熱延展,微分增益值隨溫度升高而下降了1.5倍 ( 1.66×10-15 cm2 降至1.1×10-15 cm2)。然而,我們的實驗中最大調變頻寬在同樣溫度範圍內幾乎保持定值27 GH,符合文獻記載多層量子井雷射的特性 。 接下來針對自行設計的多層堆疊啁啾式量子點雷射進行量測分析。一般建議待測量子點雷射的腔長小於2mm,在我們的量測之中腔長750 μm的元件經過校正RIN頻譜顯示了最低強度值為 -160 dB/Hz,並且必須是激發態發光,增益值才足夠克服總耗損而達到閾值條件;另外希望直接藉由探針點測自然劈裂的雷射元件,但是此量測方式控溫不易,導致電流密度上升的過程接面溫度快速上升,微分增益值由8.2´10-16 cm2 下降至 3.0´10-16 cm2。儘管如此,因為載子傳輸受堆疊多層量子結構限制反而保護K係數不受溫度影響,最大調變頻寬為14 GHz,相當於Stevens等人於2009年八月直接調變激發態量子點雷射的最大頻寬值。 據了解,我們首次取代直接調變以量測相對雜訊強度的方式預測最大頻寬。 另外當共振腔長更短時,意外觀察到RIN頻譜出現雙共振頻率的現象。但是造成多重共振頻率的機制仍具爭議,亟需更進一步的研究與分析。

  • 學位論文

此論文在傳統矽基板上製做不同的新型結構元件,包含了非揮發記憶體與基板分割的場效電晶體。 首先,我們使用不同的結構來製做非揮發記憶體。傳統上,非揮發記憶體的閘極絕緣體堆疊結構為氧化矽-氮化矽-氧化矽,與單純一層氧化矽製做的邏輯元件有很大的差距。在我們的結構中,閘極電極下方與邏輯元件一樣只有單純一層氧化矽,而電荷捕捉層是由矽酸鉿退火型成的奈米微晶粒構成,此捕捉層的位置是在氮化矽的隔離層下方。而此隔離層下方並沒有源極/汲極的任何離子佈植。此結構的記憶體提供了寫入與抹除的特性,我們也會討論此元件的資料持久性與抗干擾的能力。這種結構的非揮發記憶體對於未來希望在同一晶片上製做非揮發記憶體與邏輯元件的技術是非常有潛力的。若能把非揮發記憶體與邏輯元件製做在同一晶片上,可以有效提升系統的速度。 接著,我們在矽基板上製做了n型場效電晶體。這種三通道閘極的結構通常使用在絕緣體上矽基板上。我們發現蝕刻小部分的淺溝槽隔離氧化矽可以有效的改善元見的次臨界擺幅。並且可以降低臨界電壓。在本體效應的量測中,我們發現在比較窄的閘極寬度或是蝕刻比較深的淺溝槽隔離氧化矽之下,本體的電壓對通道的影響會受到側壁的空乏區的影響而阻隔。 最後,我們製做了同樣結構的p型場效電晶體。這些p型場效電晶體,與n型場效電晶體有類似的電性趨勢,在某些部份改善了電晶體的電性。因此在矽基板上製做的三通道元件可以改善CMOS元件的特性。

  • 學位論文

本篇論文為結合光子晶體與第二型量子井之研究。第二型量子井因其介面放光機制,發光效率較小,但藉由光子晶體共振腔結構,可耦合出頻寬窄且強度高的共振模態。利用電子束微影術,乾式蝕刻及選擇性濕式蝕刻成功製作出光子晶體共振腔結構,且此透過適當設計的光子晶體共振腔具有高品質因子特性。實驗中,在溫度77K 下,我們利用顯微光激發螢光量測系統成功得到具有高達15170品質因子的單模共振模態。從以知文獻中,這是在結合光子晶體共振腔結構的第二型量子井材料中,第一次量測到具有高達104 級數的品質因子。

  • 學位論文

非揮發性記憶體(NVM)目前在元件尺寸持續微縮下的需求為高密度記憶單元、低功率損耗、快速讀寫操作、以及良好的可靠度(Reliability)。傳統浮動閘極(floatinggate)記憶體在操作過程中如果穿隧氧化層產生漏電路徑會造成所有儲存電荷流失回到矽基板,所以在資料保存時間(Retention)和耐操度(Endurance)的考量下,很難去微縮穿隧氧化層的厚度。非揮發性奈米點記憶體被提出希望可取代傳統浮動閘極記憶體,由於奈米點可視為電荷儲存層中彼此分離的儲存點,可以有效改善小尺寸記憶體元件多次操作下的資料儲存能力。近年來發展了許多方法來形成奈米點,一般而言,大多數的方法都需要長時間高溫的熱製程,這個步驟會影響現階段半導體製程中的熱預算和產能。 臨場濕式氧化方法是一種引入少許氫氣的濕式氧化過程,由於氫氣可以幫助產生更多的氧自由基,所以它相較於乾式氧化或快速升溫氧化法有更快的氧化速率,而且許多的文獻已證實用臨場濕式氧化方法所製作的氧化層有較好的品質與可靠度。在本論文中,我們利用臨場濕式氧化方法來製作鎢奈米點記憶體,分別應用在穿隧氧化層和奈米點的形成,並且和快速升溫氧化法做比較。另外,我們也將臨場濕式氧化方法的溫度、氧化時間、氫氣含量對於鎢奈米點形成的影響做詳細的探討與研究。

  • 學位論文

近來,分集技術(diversity techniques)於無線通訊網路系統上受到各方矚目。使用多根妥善分隔的天線於傳送端與接收端時,多輸入多輸出(multi-input multi-output; MIMO)系統可以明顯地提升頻譜效率與系統傳輸能力。而空時分組碼(space-time block code; STBC)已被廣泛地應用於正交分頻多工(orthogonal frequency-division multiplexing; OFDM)系統上以得到傳送分集的增益效果,並改善無線通訊系統之系統效能。IEEE 802.16e標準已經採納空時分組碼與正交分頻多工系統結合之系統應用(STBC-OFDM systems)。該標準為IEEE 802.16-2004標準之延伸,主要是為了支援無線都會區域網路之移動性而提出的修正規格。在STBC-OFDM系統上,分集結合(diversity combing)、同調偵測與解碼(coherent detection and decoding)需要相當精確的通道狀態資訊(channel state information; CSI)。然而,精確的通道狀態資訊於行動無線通道上卻很難獲取。 在此論文中,我們提出應用於行動模式IEEE 802.16e規格之下行基頻接收機設計方法,並且此基頻接收機可應用於兩根傳送天線與一根接收天線(2×1天線)之STBC-OFDM系統上。主要目標是為了能提供高系統效能傳輸於車速達120 km/hr行動環境中。首先,我們提出簡單但有效之符元邊界偵測與載波頻率漂移估計方法。接著,提出精確且擁有可接受的硬體複雜度之兩階段通道估測策略,並且此種通道估測方法在與內插式通道估測方法比較上有明顯的傳輸效能提升。此論文所提出之基頻接收機經由2×1天線之STBC-OFDM系統模擬驗證。在車速120與240 km/hr的環境中應用於四相位偏移調變(quadrature phase shift keying; QPSK)之下,此接收機仍可分別達位元錯誤率(bit error rate; BER)約10-3與10-4,並且未使用任何通道編碼技術。我們以90 nm CMOS製程實現此接收機晶片。在16正交振幅調變(16 quadrature amplitude modulation; 16-QAM)下,此晶片最快可支援下行資料傳輸達27.32 Mbps。在通道估測硬體設計上,我們提出前置碼匹配(preamble match)、直接式多路徑干擾消除解相關器(straight multipath interference cancellation-based decorrelator)、最小平方估測器(least square estimator)及通道路徑解相關器(path decorrelator)等新的架構設計有效地減少硬體面積需求與功率消耗。此接收機晶片核心面積為2.4×2.4 mm2。在78.4MHz的操作頻率與1 V工作電壓下,其功率消耗為68.48 mW。 此外,我們提出一組用於串列傳輸之傳輸碼,4-脈衝振幅調變對稱式傳輸碼(4-PAM symmetric code),其主要用於差動4-脈衝振幅調變信號串列傳輸系統。而此傳輸碼保留8B/10B之傳輸優點,如直流平衡之位元串列資料與提供足夠的時序資料給予接收端進行時序回復等特性,並具有效降低時脈回復時所產生的資料轉換邊界抖動之功能。此串列傳輸編、解碼器以 0.18 um製程實現,並証明若在接收端做時序回復時能夠有效的改善參考之時序資訊轉換邊界抖動達±25%資料轉換時間。此4-脈衝振幅調變信號串列傳輸編、解碼器之設計可分別操作於819 MHz與704 MHz並且源頭資料傳輸率可到達13.1 Gbps與11.3Gbps。

  • 學位論文

本論文主要研究平面結構下之矽(摻雜硼)阻擋雜質能帶光偵測器(Si:B block-impurity-band(BIB) photodetector)的特性。有別於傳統磊晶技術,我們使用高純度基板和離子佈植配合黃光技術製作平面結構,用離子佈植製作吸收層而高純度的基版則做為阻擋層。 元件的偵測頻段成功的從357 cm-1向下延伸到250 cm-1。然後我們探討固定電極間距下、不同寬度的阻擋層(樣品A:30 μm和樣品B:10 μm)對元件特性的影響。高電壓下,樣品B元件出現兩個對應到雜質能階的響應峰值。原因可能為在雜質激發態的電洞因撞擊游離而貢獻光電流。樣品A元件則因為阻擋層較厚,所以內建電場較小使得這個現象沒有被觀測到。 產生撞擊游離之前,樣品A元件的響應度較好且雜訊電流較低。產生撞擊游離以後雖使響應度增加但亦提升雜訊電流,而未能大幅度增加BIB元件的表現。由實驗結果可知阻擋層與吸收層厚度的比例將會是影響此類偵測器特性優劣的關鍵之ㄧ。 和傳統的垂直BIB元件作比較,發現響應度的表現差不多,但是在偵測度和雜訊電流的表現上就顯得比較差,或可藉由調整退火製程或使用更高純度之基板來改進此一缺點。

  • 學位論文

本篇論文主要探討助聽器回授路徑(feedback path)的測量及使用適應性濾波器(adaptive filter)消除噪音的演算法模擬。 我們首先用一個耳內型(ITC)助聽器,裡面無放大電路僅有接收器(receiver)及麥克風(microphone),接上脈衝產生器(pulse generator)使用掃頻(sweep stimulus)的方式驅動助聽器的接收器並接收麥克風的聲音得到回授路徑的頻率響應(frequency response),再由程式將之轉回時域的脈衝響應(impulse response),我們的測量結果可供消除回授演算法的參考及實現。 卡爾曼濾波器(Kalman filter)是一種有效率的適應性濾波器且可應用在時變系統上。尤其是更新估記狀態時僅需計算前一個狀態估記值及新得到的資料,所以只有前個狀態需要儲存。因此我們考慮將卡爾曼濾波器列入助聽器消除噪音演算法的可能性。我們做了一些卡爾曼濾波器在單一頻帶消除白雜訊的學習,至於在分頻濾波上加上卡爾曼濾波器因為可能增加大量運算故先暫時予以保留。