交通大學電子工程系所學位論文
國立交通大學,正常發行
選擇卷期
- 學位論文
三維快閃記憶體將取代傳統的平面快閃記憶體成為下一世代快閃記憶體的技術主流，而驅動此一技術演變的主要動力來自三維快閃記憶體可持續降低快閃記憶體的單位位元成本。在三維快閃記憶體的技術發展歷史上，第一代三維快閃記憶體因冗長的生產流程而不符合經濟效益，每一層記憶體的製作都是獨立互不相關。第二代的三維快閃記憶體改採用所謂的”多層堆疊一次蝕刻”的概念，並建立了三維快閃記憶體的里程碑。其中最具代表性的就是由東芝所發表的 Bit-Cost Scalable technology (BiCS)。此技術是先將許多層的記憶體做垂直堆疊，再利用一次性的蝕刻將不同層的記憶體做蝕刻而自動形成層層分離的三維快閃記憶體。在此技術發表後，許多不同的三維記憶體結構都陸續推出且已有產品在市面上販售。 在三維記憶體的發展上，每一種架構都有其優缺點，如何做一個有系統性的分析是很值得研究的。在本論文的第二章中，藉由定義好的水平與垂直間距(pitch)並利用模擬軟體可做一有系統性的比較。從研究中發現，採用水平電流流動方式的架構，如垂直閘極結構 (vertical gate)，除可在記憶體的層數堆疊上具有優勢外其架構也較易微縮。反之，使用垂直電流流動方式的架構，將遭遇到電流衰退的問題，且水平間距的微縮極限約略在50奈米左右。 第三章將透過模擬軟體詳細介紹如何改善元件特性最差的三維記憶體技術。在這些架構中，特性最差的是Vertical Stack Array Transistor (VSAT) 架構。該架構不論是在電流走向或是閘極控制上的表現都不及其他架構。為了改善其缺點，額外的字元線 (word line)分離法首先被提出，該法藉由分離閘極控制左右兩側的電流通到，除可改善元件特性外，也大幅改善了位元單位密度。此外上下輔助閘極可有效改善電流衰退問題。 前面提到多晶矽通道將取代單晶矽通道成為電流流通的通道，此法雖然可以提供較大的製程彈性，但任意分怖的結晶邊界(grain boundary)與結晶邊界缺陷(grain boundary trap)將使電性衰退。第四章將實驗並搭配模擬軟體來研究此一現象，模擬軟體可先提供任意分佈的結晶邊界與結晶邊界缺限環境並研究其對電性的影響。從模擬與實驗的研究結果中發現，當缺陷越多，元件特性衰退越嚴重。此外，利用此方法可以研究多晶矽電晶體所獨有drain induced grain barrier lowering(DIGBL)與gate induced grain barrier lowering (GIGBL)現象。並利用DIGBL現象將電壓分別加在汲極或源極，可檢測出主要影響元件特性的結晶邊界缺限位置與其數量。 三維記憶體的另一個特殊現象就是通行閘極電壓干擾( pass gate voltage interference)。在三維記憶體的製作過程中，要製作有掺雜載子濃度的接面在字元線與字元線間有其難度。利用外加電壓在臨近的字元線上以產生邊緣場效應(Fringing Field)，邊緣場效應可產生虛擬的接面而使得電子可以從源極流到汲極。 但此邊緣場效應不僅僅會在字元線間產生虛擬的接面，同時也會穿透到元件的通道並對元件電性造成影響，此效應將隨元件的微縮而更形嚴重。第五章將針對此一現象作一詳盡的探討。 最後，在本論文中，我們將先針對已發表的三維快閃記憶體做一廣泛性的研究與探討，並且對有電性缺陷的三維快閃記憶體做研究與改進。在基礎研究上，任意分佈的結晶邊界與其缺陷也將一併探討。為了在三維快閃記憶體內形成虛擬接面，通行閘極電壓所形成邊源場效應造成的干擾也將被探討。最後，藉由此研究過程將更加了解三維快閃記憶體的發展與未來。
- 學位論文
近年來隨著顯示器產業的迅速發展，對於做為畫素開關元件以及電流驅動元件的薄膜電晶體隻要求也隨之增加。然而，以傳統的非晶矽薄膜電晶體而言其主動通道曾由於物理性的缺陷會面臨許多困難。在本論文中，我們將研究改變不同的氮氣含量對於氮氧化鋅薄膜電晶體之特性。以氮氧化鋅為通道材料的薄膜電晶體在室溫下具有高遷移率、高開/關比以及好的製程適用性，因此我們認為氮氧化鋅是薄膜電晶體的理想通道材料。 為了滿足低功率耗損應用的要求，並提高薄膜電晶體的性能，低工作電壓和小次臨界擺幅(S.S.)是必要的。為了解決這些問題，將引用高介電常數介質材料技術、通入不同的氣體含量，已提供了另一種替代的解決方案，以實現這些目標。
- 學位論文
近年來，鐵電材料於生活中已被廣泛應用，因為被視為新興技術之非揮發性記憶體之一，鐵電材料記憶體(FeRAM)被應用最多。又因鐵電閘極場效式電晶體(FeFET)不需額外的記憶電容，可高密度整合而備受矚目。鐵電閘極場效式電晶體(FeFET)有讀寫速度快、操作電壓低、操作次數高…等許多優點。縱使如此，卻一直在量產上遇到瓶頸，其原因主要是傳統的常用鐵電材料，如PZT、SBT等有機材料無法直接整合於現今CMOS技術上。根據過去的研究發現使用二氧化鉿為基底可以展現出鐵電材料之特性，其不僅在CMOS技術上為常用的高介電係數材料，且相對傳統鐵電材料成本低上很多。 此篇碩士論文，實現了以氧化鋯鉿為基底的鐵電材料電容結構利用鎳的金屬特性在900℃退火後，在正負5V量測到約1.5V的記憶窗(ΔVFB)，且漏電流密度小，透過變頻和變溫的量測，記憶窗並不會縮減，且和緩衝層有不錯的介面特性。
- 學位論文
本論文中，我們研究了單片三維層間電耦合對銦鎵砷/鍺邏輯電路與6T靜態隨機存取記憶體的影響。本論文比較了三維與二維的結果，亦比較了銦鎵砷/鍺與矽的結果。此外，本論文研究了單片三維層間電耦合對6T靜態隨機存取記憶體在不同臨界電壓設計的影響，並利用銦鎵砷/鍺材料取代矽材料來進一步提升其性能。 TCAD模擬結果指出單片三維銦鎵砷/鍺反向器與非及閘透過最佳化佈局，可以在維持與二維電路相同漏電流的情況下改善性能。單片三維銦鎵砷/鍺6T靜態隨機存取記憶體透過最佳化佈局，可以在維持與二維電路相同漏電流的情況下同時改善穩定性與單元性能。本論文也分別針對6T靜態隨機存取記憶體在高效能與低功耗的操作模式提出建議的三維佈局。此外，邏輯電路與6T靜態隨機存取記憶體從二維到三維電路的性能改善，銦鎵砷/鍺相較於矽的改善更多。 對於不同臨界電壓設計的矽6T靜態隨機存取記憶體，單片三維結構可以擴大高臨界電壓設計的RSNM的優勢以及縮小高低臨界電壓設計的單元性能差距。此外，對於高效能的操作模式，互補式金氧半導體利用銦鎵砷/鍺取代矽可進一步改善6T靜態隨機存取記憶體的單元性能。單片三維銦鎵砷/鍺具高臨界電壓設計的6T靜態隨機存取記憶體可以在維持與矽的相對應電路有差不多的RSNM的情況下同時改善單元性能與WSNM。
- 學位論文
在本文中，我們使用三種高效率的三維模擬，去計算在複雜幾何形狀和不同材料含量的 半導體奈米物體中的等效g 因子張量。 第一，我們比較了 Rashba 自旋軌道交互作用的兩種不同模型(全三維和“絕熱”二維)， 以及提出映射方法來探討自旋軌道交互作用對於g 因子異向性的影響。這份研究適合用於釐 清一個重要問題，就是哪一種近似方法可以解釋和重現半導體量子點中的內建三維電子g 因 子異向性。我們從理論上證明在g 因子模擬中，全三維的描述是必要的。電子g 因子和因子 異向性的模擬數值與實驗觀測吻合。 第二，考慮自旋軌道交互作用、晶格應變和外部電場，我們使用單能帶模型來探討，砷 化銦/砷化鎵的非對稱透鏡形量子點的橫向排列分子中的電子等效g 因子張量。我們的計算方 法讓我們非常經濟高效地模擬，在廣泛變化系統參數下，考慮Rashba 和Dresselhaus 自旋軌 道耦合之於等效g 因子的特性。我們論證等效g 因子張量的各個分量和三維異向性可以靜態 控制(改變量子分子之原位配置的幾何參數和材料含量)以及動態控制(施加外部電場)。我們取 得的電子g 因子張量的各個分量和異向性與實驗觀測吻合。我們的計算方法可以應用於，選 擇操控在複雜幾何形狀和不同材料含量的半導體奈米物體中的孤立和纏結自旋的實際建模。 第三，我們使用八能帶模型來探討砷化鎵圓柱形量子點中的電子等效g 因子，當周圍材 料砷化鋁x 鎵1-x (0.15 < x < 0.30)的含量改變時。我們使用的g 因子公式，包括遠程能帶的 修正項以及正確的電子波函數歸一化常數。此外，我們引進一個縮放參數來符合日本團隊的 實驗數據。該系統中電子g 因子的模擬數值在砷化鎵/砷化鋁0.15 鎵0.85 比在砷化鎵/砷化鋁 0.30 鎵0.70 較小，亦由實驗測量證實。最後，我們模擬在六個不同周圍材料的原位配置中電 子g 因子數值，並且論證他們是與電子波函數的原位配置有相關的。
- 學位論文
由於銅具有較低的電阻率以及較高的熱傳導率，銅對銅的熱壓式接合已經得到了深入的研究。然而，銅對銅的接合溫度通常高於300 ºC到400 ºC，可能會導致元件的損壞。此外，較高的接合溫度會因為不同的熱膨脹係數(CTE)造成應力及接合錯位的不良影響。相較於傳統的結構，本實驗室之前的研究中，已經利用銅柱對下凹的結構在低溫下成功的接合。然而此結構需要重分佈線路(RDL)製程連接矽穿孔(TSV)達到垂直連接的特性。 而本研究在基於低溫接合機制下，利用錐形矽穿孔(Tapered TSV)的結構取代下凹的結構，本結構相較於銅柱與下凹接合更加的節省空間，此外，做垂直電性連接時，因為本結構為銅柱與矽穿孔接合直接達到垂直電性的連接，可以比之前的結構少重分佈線路(RDL)製程。亦即本研究除了可以保有原本結構的優點之外，還可以達到三維垂直連接的功用。 在本論文中主要專注在透過Bosch蝕刻和電鍍製程完成錐形矽穿孔最佳化 製程。製作過程中使用光學顯微鏡、掃描式電子顯微鏡、X光斷掃描和能量分佈分析儀以進行材料及製程的分析找到最佳製程參數以達到設計的結構及應用。最後，將會透過電性的分析量測接合後的電阻值，檢驗接合結果的品質。各分析結果也都顯示此結構在未來三維整合的應用上，將具有很好的潛力與發展。
- 學位論文
因應目前電子產品多功能化的趨勢，晶片訊號處理輸入/輸出端需求數不斷增加，導致晶片封裝引線節點數密度提高和凸塊間距不斷持續縮小，因此，目前先進封裝製程均改以銅柱凸塊作為傳統錫鉛凸塊技術的取代方案。 一般銅-銅熱壓接合需要在溫度攝氏三百五十以上的高溫高壓的製程條件下才能達到高良率及優良的接合品質，然而在高溫高壓接合環境下容易導致電路性能劣化、熱應力殘留等問題，因此，為了改善此狀況，本論文選用具有低熔點特性的金屬-銦(熔點: 156.6 oC)作為低溫接合材料，並結合超音波因瞬間高速震動摩擦產生局部高溫的機制來達成整體低溫低壓的接合環境。 本研究透過剪力測試結果顯示超音波銅柱接合在溫度及壓力僅220 oC、25 N可達到平均40 MPa以上的接合強度，並經過可靠度測試(溫度循環及濕度測試)仍然保持良好的電性特徵，證明此研究方法在未來3D整合應用提供良好的接合品質和可靠度。
- 學位論文
此論文利用分子束磊晶在磷化銦基板上成長中紅外光半導體雷射。其中，主動層之選擇有別於一般高應力之砷化銦量子井，採用的是第二型砷化銦鎵/砷銻化鎵量子井，藉由量子井等效能隙可調之特性，以延伸發光波長，並且有效減少量子井的應力。內文主要分為三部分：主動層結構設計與比較、(光)電激發雷射特性分析以及雷射散熱探討與改進。第一部分藉由理論計算，適度調整砷化銦鎵/砷銻化鎵量子井之寬度及組成，以達到發光波長與雷射增益之間的平衡。第二部分，我們首度實踐了‘M’型量子井雷射，並利用光激發的方式分析此結構與一般‘W’型量子井雷射之差異。再進一步以‘W’型量子井出發，把原本分隔每個‘W’型量子井的砷化鋁銦改為砷銻化鎵以利於載子傳輸。此砷銻化鎵也同時扮演了應力補償的角色，以維持主動層的晶格品質。再搭配不含銻的砷化鋁銦鎵作為侷限層，實現了極低臨界電流且發光波長達到2.35微米之電激發雷射。然而，從光激發螢光與雷射光電特性分析得知磊晶仍有些不完美的特性，例如:局域態的形成、非線性的功率-電流曲線以及偏低的內部量子效率等。本文也針對這些缺點加以探討。第三部分，我們以連續電流輸入的方式操作雷射，發現雷射因為過熱而無法正常輸出。因此我們利用金錫共晶的接合方式，把單顆雷射以磊晶面向下的方式接合在氮化鋁散熱基板上，改善了散熱問題。最終，我們實現了連續電流輸入的電激發雷射，在室溫下最高輸出功率為0.92毫瓦，大大地提升了此中紅外光半導體雷射實際應用的價值。
- 學位論文
此論文主要致力於銻化鎵基第一型砷銻化銦鎵/砷銻化鋁鎵量子井之探討，並且找尋出更好的長晶方法來提升其光學特性。我們更進一步地利用此銻化合物材料系統來開發於中紅外線應用的發光元件。我們利用了分子束磊晶的技術來成長砷銻化銦鎵/砷銻化鋁鎵四元量子井系統。透過介面處五族元素的控制，我們成長出高品質的量子井材料。在未優化的量子井界面處，時常存在著非理想的局部侷限能階，進而影響激子的複合機制。透過介面處五族元素的控制，我們獲得了擁有優異光學性質的量子井樣品，並且此樣品極少受到局部侷限能階的影響。我們利用溫度相依及激發強度相依的光激發螢光實驗進行了廣泛的量子井探討。在室溫下，我們觀察到波長在2.2微米的高強度且高效率的激子發光。在低溫下，螢光幾乎保持不變的強度，並且極少受到侷限能階的消光作用。量子井隨溫度改變的發光能量變化類似於塊材行為，此現象進一步說明了量子井與周圍能障之間擁有優異的介面性質。因為此良好的介面性質，我們得到了此量子井系統本質的不均勻性線寬擴展只有極小的5 meV。 針對中紅外線的應用，我們發展出兩種型態的雷射元件。第一是中紅外雙波長雷射；第二是中紅外面射型光子晶體雷射。 在單一波導的雷射結構中，我們在主動層成長了兩種不同成分比例的砷銻化銦鎵/砷銻化鋁鎵量子井，並且利用一載子侷限層將此兩種量子井隔開。利用光學注入的方式，我們成功地在室溫下展現出中紅外線雙波長雷射輸出的特性。雷射波長分別為2.31微米與2.61微米，波長差距達300奈米。我們也觀察到在特定的共振腔長度下，兩波長可同時達到閥值條件並且產生雷射輸出。 最後我們成功實現了可高於室溫操作的光激發面射型光子晶體雷射。在室溫下，雷射發光波長在2.3微米，波長半高寬約0.3奈米；雷射的閥值密度約為0.3 kW/cm2。元件表面的正方晶格光子晶體結構提供了光學回饋以及光學耦合機制以達到面出光雷射輸出。此元件可達到在350 K的高溫下操作，隨溫度變化的雷射波長改變速率僅約0.21 nm/K。同時，我們也進行了不同光子晶體蝕刻深度的探討與模擬研究。光場與光子晶體的耦合強度隨著蝕刻深度加深而增加，進而使得雷射波長藍移以及降低雷射閥值，理論模擬與實驗結果可以得到良好的吻合。