• 學位論文

可程式化電力品質電源供應器設計

本篇論文為描述一部可程式化電力品質電源供應器的設計過程與方法，其主要為設計一部交流電源供應器，但它可以透過可編程程式，將輸出的交流電壓波形編輯成任意的電壓波形，而不是只能輸出一般常見的正弦波電壓波形。我們可以用任意波形的交流電來模擬一個受到汙染的電源，例如帶有諧波、閃爍、驟降驟升等干擾的電源，它們可以被用當作設計電源濾波器時的參考模擬電源，或是可以用來測試設備對於電源污染的干擾影響。 本篇論文的電力品質電源供應器額定輸出功率定為500 VA，其主要是使用D類功率放大器作為主體，前端加一級升壓電路將輸入電壓升高，升壓電路的輸出電壓作為D類功率放大器的輸入電壓。可程式化訊號及操作介面使用LabVIEW軟體編輯完成，並透過myDAQ將訊號做DAC輸出，並將其輸入至微控制器dsPIC30f4011做系統中切換式開關元件的PWM控制，再配合其他周邊硬體電路以及軟韌體的系統整合完成整體架構及功能。 本系統的輸出正弦波交流電壓可達R.M.S.值120V，在諧波波形輸出電壓的部分，可加入多組任意頻率、振幅的諧波成分，其最高諧波頻率可達2kHz，在閃爍波形輸出電壓的部分，可加入多組任意頻率、振幅的閃爍成分，其最低閃爍頻率可達1Hz，而驟升、驟降、中斷波形輸出電壓的部分，可設定在任意的時間點發生驟升、驟降、中斷的電壓變動，並可做多組電壓變動的功能。

• 學位論文

智慧型電力品質事件辨識技術於分散式能源 之監測辨識系統開發

關於智慧電網的發展，有效的電力品質事件檢測，對於由不同分散式的能源系統組成的微電網和電力系統的監測辨識是非常重要的課題。電力品質事件的發生，嚴重會造成商業和工業用戶大量損失。加上近年電力電子技術廣泛的應用，以及電力系統中的非線性負載使用量大增，使得諧波問題越來越重要。電壓驟升驟降、中斷、閃爍以及頻率偏移等也是常見的電力品質問題。 傳統上電力事件的分析方法有很多種，例如檢測基頻的方法有零交越演算法(Zero crossing)、檢測諧波可使用快速傅立葉演算法(Fast Fourier Transform,FFT)等等。以快速傅立葉轉換為例，雖然簡單且計算速度快，若是訊號特性不符合FFT的使用限制，分析結果會受到洩漏效應與欄柵效應影響而產生誤差，雖然可以透過增加分析訊號取樣點數增加頻率解析度來改善，但會導致計算速度降低。 如何達到高解析度及提昇效能，又能囊括多種電力事件的分析，是本文的重點。基於上述考量，採用普羅尼法做為判斷電力事件的主軸，開發一電力品質事件監測辨識系統，既可囊括多種電力事件判斷，使用限制及運算速度都在標準之上。透過判斷電力品質事件的發生，系統可觸發相對應的自動保護機制以防止電力系統損壞造成大量損失。

• 學位論文

以半區間法為基礎之最大功率追蹤技術於能源轉換系統之設計

本文中，實現昇壓轉換器與單相全橋變流器之硬體製作，並以併聯型太陽能模式探討最大功率追蹤的控制使得再生能源發電有最大的輸入功率，第一級利用PWM來驅動昇壓轉換器中的IGBT達到昇壓之效果，並提出以半區間法為基礎，利用輸出功率與輸出電壓關係曲線(P-V曲線)來追蹤太陽能模組之功率峰值並與傳統常見最大功率演算法作比較，藉此顯現出其優點與特色。第二級為單相全橋變流器，透過SPWM來驅動變流器中4顆IGBT以及LC元件將直流電轉變成接近60Hz之正弦波，再透過單相市電併聯之電流預測控制策略來達到市電併聯之目的，使用電力量測儀量測其電力品質中的總諧波電壓失真率、總諧波電流失真率以及功率因數進而符合IEEE Std.1547規範以及台灣電力公司再生能源發電系統併聯技術要點。 而在硬體電路設計方面，包含脈波寬度調變電路、電壓電流回授電路、獨立穩壓電源電路等利用Altium Designer軟體。本論文在最大功率追縱控制與市電併聯控制策略上，配合使用MATLAB/Simulink程式完成控制，進而實現該再生能轉換系統之設計。

• 學位論文

以波動數位濾波器為基礎的類比仿真器之管線化設計及其時間與硬體的最佳化

波動數位濾波器(wave digital filter)可用數位電路模擬類比元件的行為，而以此為基礎的類比仿真器(analog emulator)使得類比與數位混合訊號(analog and mixed signal, AMS)電路的模擬及驗證變得可行，此類比仿真器在波動數位濾波器的基礎上，將時間域中的電阻，電容，電壓源等元件轉至波動數位域，並使用串聯及並聯關係(配線器)以樹狀結構表示出整個電路，再以波的形式輸入訊號以模擬電路行為。為了降低此類比仿真器的硬體成本並提升效能，本論文中提出了一個對此樹狀結構管線化的方法，並隨著關鍵路徑長度限制，自動設計出限制下硬體最佳化的管線化設計，且此方法設計出之結構在模擬後結果可以看出，本論文所提出的方法確實可以在路徑時間限制下，設計出管線化電路結構，以符合要求並最佳化硬體數量。

• 學位論文

化合物半導體之穿隧式場效電晶體製程與導通電流特性研究

穿隧式場效電晶體由於只需低的操作電壓即可使元件運作，且擁有低的關閉漏電流和低的次臨限擺幅等優點，而成為次世代取代金氧半電晶體的一大熱門；然而傳統的矽基穿隧式場效電晶體由於矽擁有較大的能隙(約1.1 eV)，使元件特性受限於低的導通電流。III-V族材料穿隧式場效電晶體因具較低能隙寬度而有較高穿隧機率，且能保持與金氧半電晶體相近數量級的電流開關比，並同時擁有高的元件導通電流，故本論文著重於開發III-V族化合物半導體之穿隧式場效電晶體。 本論文使用了同質結構與異質結構之III-V族p-i-n摻雜材料兩種磊晶，同質結構砷化銦鎵材料之銦的成分比例為53%，鎵的比例為47%，源極為p+型砷化銦鎵；而異質結構銻砷化鎵/砷化鋁銦的能隙排列為第二型錯開能隙，由於擁有很小的有效穿隧能障，使之能產生很大的導通電流，源極為p+型砷銻化鎵。 微米尺寸穿隧式場效電晶體製程部分皆以光學曝光進行圖形定義，利用濕式蝕刻將主動區以外的區域蝕刻移除，來達成元件間的電性隔離，並探討不同沉積後熱退火方式差異。成功製作出閘極寬度為 10 μm的元件，氧化層之氧化鋁/氧化鉿EOT為2 nm，氧化層沉積後快速熱退火之元件，其77 K低溫量測下次臨限擺幅為136 mV/dec，電流開關比達2.02 × 104，汲極關閉電流為3.54 × 10-5 μA/μm。而次微米尺寸穿隧式場效電晶體部分，閘極自我對準製程已開發。

• 學位論文

開發可攜式阻抗量測儀及其應用

本文提出一個可攜式電化學阻抗量測儀並介紹其應用，可攜式阻抗量測儀具有體積小、成本較低、方便攜帶、量測時間短及即時監控的優點，容易成為床邊檢測儀器，因此，可攜式阻抗量測儀在近幾年迅速成為電化學領域應用於量測的儀器對象。 本文可攜式阻抗量測儀以ATxmega32A4微處理器為核心，搭配運算放大器TLC2264ID的使用以及電子零件的配置完成硬體的設計；程式碼部分以C語言進行撰寫，燒錄則由AVR studio及燒錄器AVRISP mkII完成。本文可攜式阻抗量測儀重量大約120公克，具有四種量測模式：方波伏安法（SWV）、循環伏安法（CV）、計時電流法（CA）、線性掃描伏安法（LSV）；量測範圍為：電壓±990 mV、電流0-50 μA；且在電路校正實驗中獲得和理論值及IM6ex數據值非常接近的實驗數據（誤差＜ ±2%）。 在應用方面，藉由多孔網印碳電極的表面改質來量測肌酐酸（Creatinine）與人類血清白蛋白（Human serum albumin, HSA），肌酐酸和微蛋白尿是慢性腎臟病兩個很重要的患病指標，在慢性腎臟病患體內不同濃度的肌酐酸和微蛋白尿可能由不同病程所導致。我們採用三種酵素Creatininase (EC 3.5.2.10)、Creatinase (EC 3.5.3.3)、Sarcosine Oxidase (EC 1.5.3.1)來製成電流式肌酐酸生物感測器，藉由酵素催化肌酐酸使之產生氧化還原反應而可以量到電化學訊號，藉由標準樣品的實驗我們可以了解其電流響應與濃度之間的關係，進而建立檢量線，在0-550 μM的量測區間下獲得高度相關的相關係數（R2=0.997），而在電流式肌酐酸生物感測器的特異性測試中，藉由三種可能出現在人體血液中的干擾物（抗壞血酸、對乙醯胺基酚、尿酸）的測試，對於干擾物所產生的干擾電流我們可以將其平均誤差藉由CA的方法降低到4%以下；而在微蛋白尿的實驗中，將人類血清白蛋白抗體（anti-HSA）固定在電極上形成抗體式多孔網印碳電極，藉由抗體與抗原之間的特異性吸附來捕捉微蛋白尿，純溶液系統在10-300 mg/L量測區間下同樣獲得高度相關的相關係數（R2=0.997），同樣地在特異性測試中也通過在人體尿液中可能出現的四種干擾物（抗壞血酸、葡萄糖、肌酐酸、尿酸）的測試，干擾物所產生的干擾電流其平均誤差藉由CA降低到4%以下。我們也進一步將抗體式多孔網印碳電極和電流式肌酐酸生物感測器應用在實際尿液及血液樣品中，在尿液樣品的檢測實驗中獲得了高度相關的相關係數（R2=0.951）且其線性結果和在標準樣品中所得到的結果也一致，在血液樣品的檢測實驗也獲得高度相關係數(R2=0.979)，證明可攜式阻抗量測儀和生物感測器的搭配未來可以應用在實際樣品測量中。

• 學位論文

銻砷化鎵/砷化銦鎵穿隧式場效電晶體製作與特性研究

穿隧式場效電晶體其載子是以能帶穿隧的方式來產生電流，在室溫條件下，次臨限斜率能小於60 mV/decade，有別於傳統金氧半場效電晶體其載子是以漂移-擴散的方式來產生電流，次臨限斜率會被kT/q所限制。 本論文所使用的磊晶為p+-i-n+摻雜的銻砷化鎵/砷化銦鎵異質結構，源極為p+銻砷化鎵，其碳元素摻雜濃度大於5 × 1019 /cm3，砷的莫耳比例為51%，銻的莫耳比例為49%；汲極為n+砷化銦鎵，其矽元素摻雜濃度大於1 × 1018 /cm3，銦的莫耳比例為53%，鎵的莫耳比例為47%，通道i層厚度為150 nm。 藉由光學曝光與濕蝕刻的方式成功製作出微米尺寸的穿隧式場效電晶體，首先進行溫度相依的電性量測，並分析出三種不同的電流產生機制，第一區為類似Shockley-Read-Hall產生與複合電流區，第二區為陷阱輔助穿隧區，第三區為直接穿隧區。把氧化鋁/氧化鉿的等效氧化層厚度由2 nm縮小到1.5 nm以提升閘極對通道的控制能力，薄膜沉積後將爐管熱退火改成快速熱退火的方法使維持良好p+-i-n+磊晶特性與介面缺陷密度，最後使用脈衝量測的方式來觀察陷阱對穿隧式場效電晶體的影響。在室溫條件下，最大導通電流由直流量測下之3.56 μA/μm提升到9.01 μA/μm，最大電流開關比由2.72 × 102提升到1.75 × 103，VDS < 0 V之負電阻的峰谷比由小於1提升到1.6，最佳次臨限斜率由298 mV/decade最佳到55 mV/decade，成功突破60 mV/decade。

• 學位論文

氮化鋁鎵/氮化鎵高電子遷移率場效電晶體之表面氮化鋁氧化研究

本論文主要針對在高阻值矽(111)基板上進行氮化鋁/氮化鋁鎵/氮化鋁/氮化鎵電晶體製作與研究，希望藉由表面高溫氧化技術，使表面形成氮氧化鋁並與隨後沉積之閘極絕緣層形成更好的介面及較佳的絕緣層品質。 為了探討高溫氧化製程對介面缺陷密度以及閘極絕緣層的影響，本論文採用快速熱退火機台在環境溫度900 °C氧氣流量20 sccm下分別進行2、3.5、5 min不同時間的高溫氧化製程，接續沉積氧化鋁作為元件的閘極絕緣層，並進行450 ℃閘極絕緣層之熱退火，製作出金氧半電容。元件閘極漏電流，在逆偏狀態下最低可達10-6 A/cm2相較於未經高溫氧化製程的金氧半電容降低約2個數量級，藉由電容電壓量測，可觀察到高溫氧化製程能改善不同頻率間產生的散色現象，反應出氧化層與半導體間的介面缺陷密度獲得改善，約在1012~1013 cm-2eV-1。 更進一步的將此高溫氧化製程技術應用至金氧半場效電晶體的製作上，並進行特性比較，發現高溫氧化處理能夠降低電晶體的閘極漏電流，以及改善介面缺陷密度，但是卻可能造成緩衝層及元件側壁的漏電流提升。 本實驗同時對金氧半場效電晶體進行動態導通電阻量測分析，比較關閉狀態下不同的偏壓條件，結果發現在電晶體關閉狀態而汲極施加偏壓小於30 V時，相較於未進行高溫氧化處理的金氧半場效電晶體測得之動態電阻/穩態導通電阻比值是有改善的，但隨著汲極偏壓大於30 V時，動態特性劣化的情況較未進行高溫氧化處理的金氧半場效電晶體更為嚴重，此結果顯示元件的動態導通電阻不僅受到介面缺陷密度的影響，高電場作用下容易引發出緩衝層及磊晶層當中缺陷，進而影響元件的切換特性。

• 學位論文

應用磁耦合變壓器技術之雙頻帶金氧半導體壓控振盪器暨5 GHz壓控振盪器與除頻器整合電路

本文利用tsmcTM 0.18 m製程技術來進行本地振盪源電路的相關設計；本論文探討現今雙頻操作振盪器的機制，設計運用磁耦合變壓器切換技術達到雙頻操作的壓控振盪器，結合不同的架構達到低功耗、低相位雜訊的目標，同時以實作的量測結果，驗證電路理論設計之正確性。其設計內容包含三個電路，內容如下所述: 一、應用磁耦合變壓器切換技術之寬頻壓控振盪器之研製 利用磁耦合變壓器切換技術，可以縮減面積以及讓調頻的頻率逐步遞增，電路的調頻範圍可以從5.55 GHz調到10.26 GHz，相位雜訊在偏移1 MHz處為-105.71 dBc/Hz，電路功耗為3.2 mW，電路的優化指標（FoMT）為-192.18；晶片面積為0.752 × 0.8 mm2。 二、雙模態考畢茲電流再利用壓控振盪器之研製 本電路結合磁耦合變壓器切換的技術以及考畢茲、電流再利用的架構，加入源極退化電感，以增加可調頻寬以及簡化直流偏壓設計。兩個頻段的可調頻率範圍分別為5.24 GHz – 5.48 GHz以及10.4 GHz – 11.55 GHz，功耗為1.95 mW，相位雜訊在偏移1 MHz的地方為-114.9以及 -105.35 dBc/Hz，電路的優化指標在兩個頻段分別為-185.1以及-183.38；整體的晶片面積為0.842 × 0.732 mm2。 三、5 GHz壓控振盪器暨除頻器整合電路 本電路包含一顆寬頻與低相位雜訊的壓控振盪器以及改良後的電流模態除頻器；壓控振盪器的可調頻率範圍為4.68 GHz – 6.19 GHz，對應的除頻範圍為2.34 GHz – 3.1 GHz，直流功耗為2.52 與3.75 mW；相位雜訊在偏移1 MHz的地方為-117.1 以及-122.3 dBc/Hz。整體的晶片面積為0.73 × 1.16 mm2。

• 學位論文

應用於波長650-nm及850-nm之標準CMOS製程矽光檢測器

本論文利用標準CMOS製程實現矽光檢測器，當入射光波長為650-nm時，由於光的吸收深度較接近元件表層的操作區，而基板產生之擴散載子可減少對頻率響應的影響。透過Silvaco公司之二維元件模擬軟體研究，相較於入射光波長為850-nm，又用於波長為650-nm時，可改善擴散載子造成之頻率響應滑落(roll-off)的情形，進而提升3-dB頻寬。同時針對不同的元件結構設計，分別為水平式之累崩光檢測器以及具Deep n-well之光檢測器，分別將其應用於不同入射光波長且操作在累崩區來做比較。最後利用0.25 µm標準CMOS 高壓製程實現多層PN接面之矽光檢測器，並針對不同深度之PN接面作進一步的分析，透過不同波長的光具有不同吸收深度之特性，使得不同深度之PN接面對應不同波長具有特性的差異。另外也利用光脈衝響應之量測，研究不同元件對脈衝的反應，分析長尾巴效應(long tail effect)的影響。