• 學位論文

自適性電壓調控指令快取記憶體設計研究

自適性電壓調控已成功應用在處理器設計中，但仍未廣泛應用在靜態記憶體設計。本論文嘗試應用自適性電壓調控，尤其是超標降壓(voltage overscaling)技術於內嵌式記憶體之中。由於指令快取記憶體並非指令單一存放位置，過度降壓造成資料損毀仍可由次一層級之記憶體恢復，我們將此種情況歸類為”可靠度miss”進行探討，考量過度降壓造成資料損毀之額外記憶體存取能量，我們延伸標準之trace-based模擬方法，利用CACTI記憶體模型及65nm實作之SRAM模組實際測量錯誤率進行分析，分析可達到最佳能耗的標準電壓，針對實際應用之分析，我們更建構一FPGA功能模擬環境可大幅增加評估之速度。

• 學位論文

基於FPGA上針對多協定系統之高應用適應性可重組式快速傅立葉轉換處理器

近五年來，因為科技的進步，使用者對於手持裝置的使用習慣有大幅度的改變。尤其是在無線通訊領域上的需求也變得不再單純，像是將手機當作無線基地台分享器就必須同時使用3G協定以及WIFI協定。抑或是使用手機觀看數位電視的同時仍使用WIFI瀏覽網路上的資訊，都必須同時支援多個協定(通訊與影像)。傳統上，同時支援多個協定必須使用多個快速傅立葉轉換(Fast Fourier Transform, FFT)運算元件，這樣並未有效率的使用FFT元件，造成硬體資源和電能的浪費。針對有效同時支援多個協定的議題，這篇論文提出一個新的可重組式FFT架構，稱作「高應用適應性可重組式快速傅立葉轉換 (High Applicability Reconfigurable FFT，簡稱HAR-FFT)」。HAR-FFT包含配置資源的軟體驅動和提供FFT計算的硬體。它主要是在不違反應用程式或協定的時間限制下，利用時間分割切換讓基本的FFT運算單元能夠在不同協定的應用程式間作切換。HAR-FFT也利用動態部分可重組支援不同點數的FFT。我們所提出的架構結合了管線式架構以及記憶體式架構兩種傳統架構的優點，並且能夠讓多個應用去共享硬體資源。我們在Xilinx Virtex 6 的FPGA上實作一個HAR-FFT的雛形架構。實驗和評估顯示，我們提出的架構比起管線化架構能夠平均減少超過50%以上的硬體資源，且效能仍高於記憶體式的架構，特定情況下的效能甚至可以逼近於管線式的硬體架構。

• 學位論文

植基於開發修正方向的資訊隱藏技術和視覺機密共享技術

近年來，隨著網路技術的快速發展，資訊安全對於人們在網路上的資訊溝通及分享顯得絕對地重要，許多保護個人隱私及數位資料的方法相繼提出，隱像術，也就是資訊隱藏，是著名的資訊隱藏技術，藉由將機密資訊藏入到一個有意義的載體上，如影像、文字或視訊上，以躲避攻擊者的注意，由於影像之類的載體被我們藏入了機密資訊，其原本的視覺品質會有相當程度的降低，而這也是我們用來評論一個機密隱藏技術好壞的標準。 本篇論文中，我們提出兩個資訊隱藏方法和一個視覺機密共享的方法，這兩個資訊隱藏方法都擁有較高的影像品質，而其中一個提供了可回復載體資料的功能，另一個則藉由開發修正方向提供了較高的影像藏量和品質。而我們也利用了開發修正方向提供了另一個機密共享的方法。 在上述提到的資訊隱藏方法中，首先我們利用在頻率域上且符合人眼視覺系統來得到一個恰可視誤差值。我們利用預測誤差值和恰可視誤差值來做機密資訊的嵌入動作。另一方面，恰可視誤差可以有效的降低嵌入機密資訊所造成的失真效果。 另外，植基於多組的開發修正方向提供了另一種資訊隱藏的方法，我們結合了許多的像素組和我們建構的轉換表來做資訊隱藏，根據這個轉換表我們可以簡單的消除原本和另一個利用分段開發修正方向方法上產生的冗餘問題。同時我們提供了較高的嵌入效率和影像品質。 最後，我們利用開發修正方向提供了另一個機密共享的方法。而我們也利用開發修正方向的特性提供了竄改偵測和抵禦的方法，根據實驗結果顯示出我們提出的資訊隱藏和視覺資訊共享方法的效率和安全性。