- 學位論文
Timing Characterization Methodology for Low-Power Single-Port SRAM Compiler
對低功率單埠靜態隨機存取記憶體產生器之時序特性方法
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
摘要
Memory usually has been used in the ASIC design. The performance of memory always play role in the overall circuit. In this thesis, we propose an efficient extrapolation-based timing equation method for SRAM complier that generates SRAM macros. Our proposed method only needs to simulate a small number of memory configurations with relatively small sizes. The obtained results are then extrapolated to any other configurations. In order to obtain the SRAM macros, we develop the SRAM compiler. We also discuss the implementation of SRAM compiler in this thesis.
並列摘要
在專用積體電路中，記憶體廣泛的被使用。記憶體的效能經常在電路裡扮演相當重要角色。在這篇論文當中，針對靜態隨機存取記憶體產生器所產生的靜態隨機存取記憶體提出了一個快速的具有外插能力的存取時間和週期時間方程式模型的方法。我們的方法只需要針對少量的小型記憶體做時序的模擬。經由這些小型記憶體的資料，使用外插方法推得其它不同架構的記憶體。為了取得靜態隨機存取記憶體，我們發展自己的靜態隨機存取記憶體產生器，在論文中，我們也會談論如何實現靜態隨機存取記憶體產生器。 本文內容概述如下： 在第一章中，說明研究動機及目的，並針對提出的時間方程式方法做簡扼說明以及描述其優點。 在第二章中，將介紹相關靜態隨機存取記憶體的常見的內部電路架構，並比較其優缺點，說明為何挑選使用於靜態隨機存取記憶體產生器電路架構中。 在第三章中，會談到如何實現靜態隨機存取記憶體產生器，針對內部重要觀念及細節做說明。 在第四章中，提出時間方程式的發想，推導及描述提出的時間方程式方法以及完整的流程。 在第五章中，針對提出的時間方程式設計實驗驗證，展示我們的實驗結果，跟傳統方法做比較。 在第六章中，針對本文下了最後結論。
參考文獻
[1] K. Anami, M. Yoshimoto, H. Shinohara, Y. Hirata, and T. Nakano, "Design consideration of a static memory cell", IEEE J. Solid-State Circuits, vol. 18, no. 4, pp. 414–418, Aug. 1983.
[2] E. Seevinck, F. J. List, and J. Lohstroh, "Static-noise margin analysis of MOS SRAM cells", IEEE J. Solid-State Circuits, vol. 22, no. 5, pp. 748–754, Oct. 1987.
[3] C. Lage, J. D. Hayden, and C. Subramanian, "Advanced SRAM technology - the race between 4T and 6T cells", IEEE International Electron Devices Meeting, pp. 271–274, Dec. 1996.
[4] H. Kato, M. Matsui, K. Sato, H. Shibata, K. Hashimoto, T. Ootani, and K. Ochii, "SRAM cell stability under the influence of parasitic resistances and data holding voltage as a stability prober", IEEE J. Solid-State Circuits, vol. 32, no. 2, pp. 232–237, Feb. 1997.
[5] M. Ishida, T. Kawakami, A. Tsuji, N. Kawamoto, M. Motoyoshi and N. Ouchi, "A novel 6T-SRAM cell technology designed with rectangular patterns scalable beyond 0.18 um generation and desirable for ultra high speed operation", IEEE International Electron Devices Meeting, pp. 202–204, Dec. 1998.