MOS結構的電容-電壓曲線之量測與應用

Capacitance-Voltage Curve of MOS Structure: Measurement and Application

周仁鈞(Jen-Chun Chou)

指導教授 ： 甘炯耀

國立清華大學/工學院/材料科學工程學系/碩士(2008年)

https://doi.org/10.6843/NTHU.2008.00496

摘要

本論文透過簡單的製程，製作MOS結構，過程包括標準晶圓清洗，高溫氧化爐管生成二氧化矽，黃光製程定義圖形，鍍覆上電極。完成後的MOS在經過退火處理，分別進行高頻與低頻訊號的量測，量測儀器高頻採用HP4284，低頻則採用KI595。針對不同摻雜種類的矽基板，改變不同氧化層厚度，分析電容-電壓曲線的影響，並從曲線所給的資訊中，估算(1)介面能態密度所造成的表面再結合速率，(2)氧化層固定電荷所造成場效應影響；過程中除了儀器上的校正，也討論量測上的技巧以及應用，並且研究在強反轉區造成特異曲線的可能原因。
另外，我們搭配生命週期的量測，計算表面再結合速率，與C-V所得到表面再結合速率作比較，可以用來判斷表面鈍化的基礎主要由何者主導。(1)降低介面能態密度或(2)降低表面電子或電洞濃度。

關鍵字

表面鈍化

並列摘要

無資料

並列關鍵字

MOS

參考文獻

[2]Armin G.Aberle. Surface Passivation of Crystalline Silicon Solar Cells : A Review.In progress in photovoltaics.2000;8:473-487.

[3]S.M. Sze, ”Semiconductor devices : Physics and Technology”2nd Edition.2001.

[8]K S K Kwa, S Chattopadhyay, N D Jankovic, S H Olsen : A model for capacitance reconstruction from measured lossy MOS capacitance voltage characteristics. Semicond. Sci. Technol. 18 (2003) 82–87.

[9]Wendell Douglas Eades. ”Characterization of silicon-silicon dioxide interface traps using deep level transient spectroscopy” Stanford PHD thesis.

[1]FP7 Research Priorities for the Renewable Energy Sector, EUREC Agency, March 2005.