• 學位論文

應用於LTE通訊系統之全數位頻率合成器

近年來行動裝置用戶的激增及用戶對於資訊傳輸量與使用行動性的要求提高，4G第四代Long Term Evolution (LTE)行動通訊系統能提供高資料傳輸速率及遠距離傳輸，可預見4G通訊系統即將到來。而頻率合成器提供通訊系統中收發機穩定的本地訊號源，其性能影響收機機適用的頻率範圍與雜訊表現等性能。本論文研究並設計適用於4G通訊系統之全數位頻率合成器，為整體系統提供穩定的本地訊號源。 此全數位頻率合成器可提供調變器與降頻器穩定頻率且相位鎖定訊號源，經由數位控制與使用中位數濾波器能有效地縮短頻率合成器鎖定時間、降低功率消耗與雜訊並有效達到快速且準確的跳頻。中位數數位濾波器作為電路中核心架構，藉由濾除錯誤相位資訊，大幅減少頻率合成器所需的鎖定週期數，與其他文獻相比，效能改善一倍以上。此外因頻率合成器使用數位校正補償提高對製程溫度電壓變異容忍度，以達到良好的操作特性。本論文完成了此頻率合成器整體系統模擬，並能符合LTE所要求的規格。

• 學位論文

以現場可程式閘陣列實現之同步動態隨機存取記憶體測試器

同步動態隨機存取記憶體(SDRAM)隨著運算量的增加，需求量也隨之成長，找尋便宜的測試方式成為一重要課題。我們希望能找尋低成本的SDRAM測試器，因此本論文提出將SDRAM測試器建置在便宜的現場可程式閘陣列(FPGA)板上，且FPGA板可藉由燒錄方式快速修改測試器的測試目標，不僅降低測試成本也可提供一個多樣性的測試環境。 本論文將記憶體測試機台建置於相對便宜的FPGA板上，並提出三種不同的測試操作方式，包含原始操作法測試方式、一般功能用操作法測試方式、及最佳化測試時間操作方式，三種操作方式皆使用March C-測試圖樣來對SDRAM做測試，且因FPGA板具有可快速重新燒錄的特性，本論文將分析在不同的操作方式下，針對幾項重要時間參數來探討，SDRAM的測試極限所在。

• 學位論文

自由視角生成引擎演算法與硬體架構設計

自由視角電視被認為視下一代電視發展的趨勢，相較於傳統的三維電視，自由視角電視能提供無限多個可觀賞角度，讓使用者的觀賞角度有著完全的自由。然而受限於影片在拍攝時只能透過有限多個相機得到，意即要在顯示端提供直接顯示無限多個視角是不可行的。自由視角生成技術便是解決此問題的重要關鍵：將輸入的影片作任意觀賞角度的生成，有限視角變成無限視角，而此論文便提出一自由視角電視中自由視角生成引擎的設計，從軟體層面至硬體層面。 在文獻中，自由視角生成技術主要是由深度影像繪圖法與破洞填補構成，然而要將此技術使用在實際電視的系統上，效率乃是最重要的議題，需要考量影像品質以及運算複雜度之間的權衡。因此，在此論文提出一高效率的深度影像繪圖演算法：由光線投影與推拉演算法構成，只需要一個階段就能完成，但影像品質與目前最效果最好的流程(兩階段的向後捲繞) 十分類似。其中光線投影可以視為在繪圖的過程中套用三維濾波器，而推拉演算法可以進一步解決因取樣所造成的問題。然因輸入的深度圖並非完美(時間上並不保證不一致)，導致生成的新視角影片會出現時間閃爍的現象，為了消除影片中閃爍的現象，我們另將一時間濾波器加入到此自由視角生成引擎，生成結果也因此獲得相當的改善。 因為我們在演算法層面就考慮適合硬體實作的演算法：相較於一般向後捲繞的流程需要兩個階段，我們將提出的深度影像會圖法只要一個階段。單純一階段管現化的演算法，對自由視角生成引擎的硬體架構設計便有相當大的助益。此外，為了能讓演算法符合硬體架構，我們改變了既有的破洞填補演算法：使用加權平均的方式，權重為位置 與深度資訊的結合，此方法的好是乃是能免除傳統破洞填補演算法所需的不定遞迴過程，確保在固定的次數內將破洞填補完成。硬體的架構設計上，最主要的挑戰為大量的頻寬需求以及深度繪圖法的對外部記憶體的不規則讀取。為解決此問題，我們將畫面分成區塊各自分開運算；同時，我們在深度影像繪圖法前加上一個額外的模組，預捲繞。深度影像繪圖法便能利用預捲繞得到的資訊來預測來源影片中的哪些區塊是需要讀取的，避免讀取不必要的區塊，減少大量的頻寬的需求，也因為每次都是以區塊為單位讀進晶片中，外部記憶體隨機存取的問題也能同時得到解決。藉由預捲繞與將畫面分成小區塊，我們提出的硬體架構便能在外部頻寬、內部記憶體大小、與運算資源中取得一個好的平衡點。

• 學位論文

p 與n 基板超薄閘極氧化層金氧半結構元件之深空乏現象與氧化層不均勻現象探討

本篇論文主要藉由深空乏現象來討論p 型基板與n 型矽基板超薄閘極氧化層 金氧半結構的不均勻效應。首先，主要應用李建緯學長的超薄氧化層金氧半電容 模型來解釋p 型與n 型矽基板金氧半電容本質上的差異，其中最主要的議題是對於p 型矽基板的金氧半電容而言，金屬和矽基板間的蕭基位障是不能被忽略的，但對於n 型基板的金氧半電容而言，蕭基位障的影響較小。此外，邊際電場效應會使得p 型基板的金氧半電容具有邊緣相關的電流特性，而n 型基板的金氧半電容的電流則是與面積相關；在第二部分有電流及電容對電壓的作圖來驗證此模型。n 型基板比起p 型基板的金氧半電容較快進入空乏區且具有較低的電容值，這個特性也與它本身漏流比較全面有關。為了再進一步討論及比較p 型與n 型基板的金氧半電容電荷的不均勻性，我們將元件照光來增加少數載子的數量。我們發現對於n 型基板的金氧半電容而言，在高頻下電容卻具有低頻的特性，這是由於n型基板內的少數載子具有較快的反應時間，儘管其本身漏流較p 型基板更大，而在p 型基板上則不會看到此低頻現象。在第三部分，我們使用後金屬退火與氧化層蝕刻來討論氧化層不均勻現象。我們發現到後金屬退火可以增加局部薄氧化層的面積且使氧化層的等效厚度減小，而對超薄閘極氧化層金氧半電容而言，甚至可能因為金屬穿透而使元件崩潰。對小面積的元件而言，因為不均勻面積占全部面積之比例較大，所以後金屬退火會使元件特性影響更為嚴重。同樣的，氧化層蝕刻也是對於小面積元件有較嚴重的影響。對大面積元件而言，因為它有較高比例會覆蓋到缺陷，所以它本身漏流較大且較早進入深空乏區域。此外，隨著閘極電壓增大，對於厚的氧化層元件而言，因為壓降主要在氧化層，所以厚的氧化層容易在量測過程中被破壞，而對於薄的氧化層元件而言，壓降主要在矽基板上，所以元件較不易被破壞。

• 學位論文

雙閘極氧化物半導體薄膜電晶體之研究

近年來，具有電子軌域(n-1) d^10 ns^0,(n≥4)之透明氧化半導體備受關注。氧化物薄膜電晶體可以在室溫製程，在非晶態下也能具有很高的載子遷移率。此外，因為通常具有寬能隙之故，所以在可見光區的波段是為透明，可提升平面顯示器之開口率或適用於透明電子元件。因上述所提到之優點，氧化物半導體具有高度取代氫化非晶矽和低溫多晶矽之潛力。 氧化物薄膜電晶體對背通道效應十分敏感，我們利用非晶態氧化銦鎵鋅的雙閘極薄膜電晶體(a-IGZO double-gate TFT)，以研究背通道效應。在本論文中，我們以探討a-IGZO 雙閘極薄膜電晶體的電性為主。首先，我們可利用閘極施加的偏壓和臨界電壓成線性的關係，可藉由改變閘極偏壓以調變臨界電壓。而上下閘極的偏壓同時施加時，從轉換特性圖可看到次臨界電壓斜率變大且載子遷移率也變高。 藉由偵測雙閘極薄膜電晶體的汲極電流改變，可作為觸控面板的感測器，若在觸控面板有足夠多的元件，就不僅可以分辨出其位置，還可以分辨出形狀，元件越多，解析度越高。透明的雙閘極薄膜電晶體在邏輯電路的實現上，也具有相當潛力。

• 學位論文

適用於GPS導航接收機多重窄頻干擾源消除之頻域數位訊號處理

GPS衛星導航系統現今已經普及運用於民生和各種電子產品。當GPS晶片和其他無線通訊系統整合時會產生諧波(Harmonic)干擾問題。因此我們需要額外的消除干擾機制來處理干擾源問題。 本論文的干擾消除機制是參考文獻提出的Consecutive Mean Excision (CME)演算法，提出一套在頻域上進行數位訊號處理的方法來處理多重窄頻干擾源問題。CME演算法利用GPS訊號在無干擾的情形下，訊號振幅頻譜呈現瑞利分布(Rayleigh Distribution)的特性來計算出干擾消除需要的臨界閥值，並且經過疊代運算下，此方法可以可適性地調整頻域上的臨界閥值來消除窄頻干擾源。最後論文中使用Overlap-and-Add的數位訊號處理架構將演算法實現，設計出一個抗干擾濾波器。同時也分析此抗干擾濾波器在GPS導航系統中對於後端的信號擷取和信號追蹤造成的影響。 我們也將本論文提出的抗干擾濾波器和前人研究比較。本論文的方法可以處理2倍以上的窄頻干擾源數目，至多有8個干擾強為JSR=25dB的干擾源。而且在多重窄頻干擾源的狀況下，抗干擾濾波器並不會對展頻碼擷取造成影響，也能維持信號擷取偵測率達90%以上。同時本論文的方法，在展頻碼相位追蹤可以得到更小的追蹤誤差(約10-3 chips)；也縮小載波頻率追蹤誤差，頻率誤差值約0.5Hz，並且改善了載波相位追蹤誤差量，約0.20的載波相位誤差。

• 學位論文

考慮實體資訊多重缺陷診斷

這篇論文針對多重缺陷的錯誤晶片提出一個考慮實體資訊的診斷技術，我們的技術使用單一錯誤模擬，並且可以考慮觸發多重缺陷的錯誤測試向量。我們使用影響一個單一缺陷有關的導線作為診斷的最小單位，然後，我們並不使用任何的錯誤模型，而是提出一個導線對應實體位置的技術來找出真正的缺陷。在ISCAS’89的電路上，多重元件內部缺陷、導線開路和短路缺陷的實驗顯示出我們診斷技術的能力。在使用少量測試向量的設計，此技術的診斷能力特別突出。兩張業界錯誤晶片實體故障分析的照片驗證了我們的診斷技術的正確性。

• 學位論文

考慮雙圖案微影技術之類比電路擺置

雙圖案微影技術近來備受注目且被認為是最適用於小於28奈米製程節點的方法。雙圖案微影技術將一個佈局分解成兩個佈局，並且用不同的光罩 (mask) 製造。除了傳統的類比電路設計條件之外，預先著色條件 (pre-coloring constraint) 也是重要的考量。預先著色條件是在分解圖案之前，將關鍵元件的圖案預先指定在同一光罩上以減消不匹配 (mismatch) 的效應。在本論文中，我們提出在擺置類比電路的同時考慮雙圖案微影技術並且盡可能的減少面積、線長以及圖案微影技術的圖案衝突 (conflict)。我們提出一個延展衝突關係圖 (extended conflict graph) 紀錄圖案的相互關係以及應用整數線性規劃決定每個元件的方向以及每個圖案的顏色以減少圖案衝突。此外，我們提出一個三階段的演算法以及考慮雙圖案微影的變換方式以得到較好的擺置結果。實驗結果顯示出我們提出的方法能夠有效地減少面積、線長以及圖案微影技術的圖案衝突。

• 學位論文

利用電流特性觀察微奈米濃縮晶片之作用機制及其應用

本研究開發的微奈米流體濃縮晶片是利用微米流道與奈米流道製成，施加一 電位差於具有離子選擇性(ion-selective)的奈米流道兩端可產生濃度極化效應(ion concentration polarization, ICP)：於高電位處產生離子空乏區(ion depletion region)，於低電位處產生離子濃縮區(ion concentration region)。而後，施加一偏壓於空乏區可產生第二種電滲透流(electroosmosis of second kind)並於空乏區的高電位處會產生原濃度的105~106 倍的濃縮區塊(preconcentration plug)。此濃縮器(preconcentrator)為樣本前處理步驟的一環並可整合於微全分析系統(micro total analysis system, μTAS)，以大幅降低後端偵測的下限，達到低濃度生物標記(Biomarker)的偵測。 本文詳述微奈米流體濃縮晶片的設計與驗證流程: 濃縮晶片的流道設計與電路模擬、量測電路模擬所需參數、建立並驗證濃縮晶片的電阻模型以及驗證奈米流道具離子選擇性並求出啟動濃縮機制的最低操作電壓。 文獻中濃縮機制的啟動及濃縮區塊的行為多無法被預測與描述，因此本研究利用Labview架設迴路電流監測系統(loop currents monitoring system)描述離子於濃縮機制發生前後的現象:及時監測左、右迴路電流來判讀濃縮區塊出現的時間、位置以及濃縮區塊的行為模式。並利用迴路電流描述離子於濃縮機制發生後的電干擾現象、離子濃度與迴路電流的關係以及推導左右迴路電流不平均的電阻模型。其中，濃縮區塊的行為被歸類為以下四種模式：穩定濃縮模式(blocked mode)、濃縮區塊振盪模式(oscillation mode)、濃縮區塊突破強空乏區模式(burst mode)及濃縮區塊通過弱空乏區的離子槍模式(ion gun mode)。 本研究開發的迴路電流監測系統具有及時掌握濃縮機制啟動的時間以及濃縮區塊的行為模式與位置的能力，因此將來可採用免螢光標定(label-free)的檢體(analyte)、抗體(ligand)與試劑(reagent)等進行樣本預濃縮，以利後端的生物檢測。

• 學位論文

運用圖形處理器之微小延遲缺陷錯誤模擬與測試向量選擇

為了在先進的奈米製程技術下確保產品的品質，針對微小延遲缺陷進行測試變成越來越重要的課題。 在目前商用時序感知測試向量產生軟體工具以及非時序感知測試向量選擇中，存在著測試向量產生時間過長和記憶體消耗量過大的問題。 本論文提出了運用圖形處理器之針對微小延遲缺陷錯誤模擬與測試向量選擇演算法。 本論文提出的演算法對延遲缺陷傳遞路徑的上下限進行動態與靜態分析，以快速估計延遲缺陷的傳遞路徑長度來節省計算時間。 針對實際路徑長度計算我們提出了運用圖形處理器平行計算的演算法，我們提出的演算法提出了簡單錯誤字典來代替完整錯誤字典來選擇向量，因此具有高擴展性。 根據實驗結果顯示，本論文提出的演算法選出的測試向量數量和商用時序感知測試向量產生軟體工具相比只有五分之一，而計算時間少於一半。 與運用中央處理器的測試向量選擇演算法相比，本論文運用圖處理器的演算法可以加速兩倍。