高效低功處理器架構應用於無線感測網路之功耗模擬

Power Simulation of High Performance and Low Power Processor Architecture on Wireless Sensor Network

許芷瑋(Chih-Wei Hsu) ； 吳宗憲(Chung-Hsien Wu) ； 王啟龍(Chi-Lung Wang)

《電腦與通訊》 119期 (2007/03) Pp. 51-56

https://doi.org/10.29917/CCLTJ.200703.0008

摘要

本文透過模擬的方式驗證高效能和低功耗的處理器架構以符合無線感測網路低功耗的需求，首先，利用Sim-Wattch產生足以採信的功耗值，由於其含有製程參數，因此學術界普遍採信此工具所產生的功耗。接著將其匯入模擬無線感測網路的模擬器中，求得在此運作情境下的功耗，藉此評估此架構的省電效果。

關鍵字

無線感測網路 ； 高效能 ； 低功耗 ； 處理器 ； 架構

並列摘要

In this paper, we verify whether high performance and low power processor architecture meet the low power requirement of wireless sensor network. First, trustworthy power consumption values are generated with process parameter information by Sim-Wattch, which is commonly adopted in the academic community. Then the values are imported into the simulator for the wireless sensor node processor, so that the power consumption under current operating model is calculated, allowing us to evaluate the power reduction effectiveness of the architecture.

並列關鍵字

Wireless Sensor Network ； High Performance ； Low Power ； Processor ； Architecture