摘要
本文介紹一新穎之15GHz低雜訊放大器，此電路以0.13μm CMOS製程製作，結合傳統低雜訊放大器與干擾拒斥濾波器於單一電路結構中，除了具備低雜訊放大信號外，亦提供抑制干擾信號與可調增益的功能。文中討論並利用共閘極疊接或共源極組態來設計低雜訊放大器的優缺點。此電路利用級間匹配電路達到阻抗匹配和控制干擾信號之功能，而疊接組態電路可重複使用同一偏壓電流達到節省功率的效果。量測結果顯示，在15GHz時，其功率增益為10.8dB、雜訊指數4.2dB、輸出1dB截止點為－4.3dBm、抑制干擾信號抑制力為38.5dB。當控制電壓由0.2V變化到1.2V時，增益調控範圍為23.3dB。此電路於操作電壓1.3V時僅消耗4mA。
延伸閱讀
- Hsieh, C. L. (2013). 超低功率消耗之低雜訊放大器和接收器設計與分析 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2013.00918
- 陳志忠（2014）。K頻道低雜訊功率放大器之設計與實現〔碩士論文，國立暨南國際大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0020-1908201411452700
- 吳偲銘（2012）。應用於無線個人區域網路系統之低雜訊放大器設計與實現〔碩士論文，國立中央大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0031-1903201314453247
- 嚴守中（2009）。寬頻低雜訊放大器之研製〔碩士論文，國立臺北科技大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0006-1208200915013700
- Chen, K. H. (2011). 應用於無線通訊之低雜訊放大器之設計與實作 [doctoral dissertation, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2011.10423