透過您的圖書館登入
IP:3.149.214.32
登入
登出
透過您的圖書館登入
透過您的圖書館登入
登入
登出
出版品瀏覽
幫助
授權華藝
IP:3.149.214.32
繁體中文
English
简体中文
精確檢索 : 冠狀病毒
模糊檢索 : 冠狀病毒
冠狀病毒感染
冠狀病毒疾病
查詢出版品: 冠狀病毒
進階查詢
查詢歷史
主題瀏覽
【下載完整報告】AI熱潮從學術研究也能看出端倪?哪些議題是2023熱搜議題?
期刊
A Dynamic Dual Fixed-Point Arithmetic Architecture for FPGAs
G. Alonzo Vera
;
Marios Pattichis
;
James Lyke
《International Journal of Reconfigurable Computing》
2011卷
(2011/12)
Pp. 258-276
https://doi.org/10.1155/2011/518602
引用
分享
收藏
全文下載
延伸閱讀
Kingyens, J., & Steffan, J. G. (2011).
The Potential for a GPU-Like Overlay Architecture for FPGAs
.
International Journal of Reconfigurable Computing
,
2011
(), 242-256. https://doi.org/10.1155/2011/514581
Farooq, U., Parvez, H., Mehrez, H., & Marrakchi, Z. (2011).
Exploration of Heterogeneous FPGA Architectures
.
International Journal of Reconfigurable Computing
,
2011
(), 22-39. https://doi.org/10.1155/2011/121404
Huang, K. H. (2016).
Efficient Designs of Algorithmic Multi-ported Memory on FPGA
[master's thesis, National Chiao Tung University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0030-0803201714431420
Lin, C. H. (2007).
Design and Implementation of Asynchronous Reconfigurable FPGAs
[master's thesis, Tatung University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0081-0607200917242764
ROY, K., & SECHEN, C. (1996).
A Timing-Driven Partitioning System for Multiple FPGAs
.
VLSI Design
,
1996
(), 309-328. https://doi.org/10.1155/1996/49565
國際替代計量
A Dynamic Dual Fixed-Point Arithmetic Architecture for FPGAs
篇名與作者
延伸閱讀
國際替代計量
全文下載
本網站使用Cookies
為了持續優化網站功能與使用者體驗,本網站將Cookies分析技術用於網站營運、分析和個人化服務之目的。
若您繼續瀏覽本網站,即表示您同意本網站使用Cookies。
我知道了
隱私權聲明