適用於液晶顯示系統之嵌入式編解碼演算法與硬體架構設計

Algorithm and Hardware Architecture Design of Embedded Compression Engine for LCD TV System-on-a-Chip

黃耿賢(Keng-Hsien Huang)

指導教授 ： 簡韶逸

國立臺灣大學/電機資訊學院/電子工程學研究所/碩士(2009年)

https://doi.org/10.6342/NTU.2009.02618

摘要

中文摘要

顯示技術發展近期發展蓬勃，液晶顯示器顯示尺寸不斷變大，對於視訊品質的要求也愈來愈高，因此不僅顯示的解析度變大，畫面更新的頻率也持續提高。在這些顯示規格不斷提高的過程中，相關的技術不斷跟著發展；頻率上升轉換(frame rate up-conversion)將原來較低的畫面頻率提高成較高的較高的畫面頻率以達到配合顯示器的畫面頻率，同時又提高視訊的品質；在快速的顯示條件下，液晶的反應時間(response time)會造成觀看上的瑕疵，Overdrive技術便發展來提高液晶的反應速度，減少反應時間。加上原來的MPEG-2 decoder和De-interlacing，因此有愈來愈多的相關技術整合在顯示晶片系統中，而這些技術雖然可以成功提高視訊畫面的品質，卻也同時需要更多的記憶體(memory)空間和頻寬，造成顯示晶片系統成本的提高，並且隨著顯示尺寸的不斷提高，成本也不斷上升。

影像與視訊壓縮技術發展已有一段時間，影像壓縮標準JPEG廣泛的使用在影像壓縮上，更先進的標準JPEG-LS, JPEG 2000也陸續發展出來。而在視訊方面，從H.263、MPEG-1/2/4至H.264/AVC，壓縮的表現不斷提高，也廣為被應用。然而，這些影像或視訊標準並不適用於液晶顯示系統中。原因有以下兩點：
1. 由於要求較高的壓縮能力，相對的複雜度也不對提高，這些影像視訊壓縮技術對於放入液晶顯示系統來說成本過高。
2. 針對系統中的一些要求，上述影像視訊壓縮技術並不法達到，如果應用在系統中，會造成錯誤；舉例來說，在MPEG-2 decoder這個應用來說，由於需要索取任意資料，因此壓縮的比例必須要是固定的，另外，壓縮所造成的影像失真必須非常小或甚至沒有，因為一點點的失真就會隨著畫面進行而不斷惡化。因此，針對液晶顯示系統特性發展壓縮技術是必要的。

嵌入式壓縮技術不同於傳統的影像壓縮技術，針對的便是某個系統運作，這可能是個MPEG-2 decoder，也可能是在h.264 encoder，雖然不一定是在液晶顯示系統中，但是他們具有類似的特點，類似的特點如下：
1. 目的都是在壓縮儲存畫面的記憶體空間，譬如如果是在encode或是在decoder中，就是為了減少參考畫面(reference frame)的空間。
2. 演算複雜度低，嵌入式壓縮技術目的就是要來降低系統的記憶體成本，但是加入編碼器卻同時也會提高成本，因此編碼器本身的成本必須要小於所節省的成本，複雜度不能太高。
3. 目前的嵌入式壓縮技術通常都是針對系統中的某個應用，因此發展出來的演算法必須符合該應用的要求，譬如說如果是在MPEG-2 decoder那麼就必須達到任意取得(random access)資料的要求。

在此論文之前，現存已有一些嵌入式的壓縮技術；然而，他們大多只專注於單一的應用中，譬如，有些演算法只是適用於Overdrive的參考畫面的壓縮。因此，一個為了液晶顯示系統發展的嵌入式壓縮技術是必要的，它可以結合在系統中，在資料儲存到記憶體之前進行壓縮，並且在讀取資料以供使用時解壓縮回來，如此以來，記憶體大小及頻寬的使用便可以被大大的減少。

在本論文中，我們提出一個名為”BE-PWC”的嵌入式編解碼演算法。此演算法基於小波轉換(wavelet transform)和位元層的編碼(bit-plane coding)，可以通用於液晶顯示系統的各個功能模組。提出的演算法非常具有彈性可以符合各種不同的要求。它具有兩個模式來符合不同的資料索取方式。此外，壓縮的比例是可以任意調整，而且壓縮的控制非常精準。

相對於軟體的硬體也在此論文中提出，提出的硬體可在兩模式間重組化，在列模式中可以處理1080p @120 fps的影像資料，在區塊模式中可以處理1080p @ 60fps的影像資料。

提出的嵌入式編解碼器實現於90nm製程。晶片大小為2.6mmx2.6mm，操作在200MHz，每秒鐘可處理248M的灰階像素。可被整在液晶顯示系統，模擬結果顯示在MPEG-2解碼器中可節省65%的頻寬和20%的記憶體大小，在畫面提升中可節省79%的頻寬和75%的記憶體大小。

關鍵字

壓縮 ； 編解碼 ； 嵌入式壓縮 ； 液晶 ； 小波

並列摘要

無資料

並列關鍵字

embedded compression ； dwt ； BE-PWC ； LCD ； recompression

參考文獻

[1] Tao Young Lee, “A new frame-recompression algorithm and its hardware

design for MPEG-2 video decoders,” IEEE Transactions on Circuits and

[2] Chung chi Lin, Ming hwa Sheu, Huann keng Chiang, and Chih-Jen Wei,

“The VLSI design of motion adaptive de-interlacing with horizontal and vertical

motions detection,” in Proc. IEEE Asia Pacific Conference on Circuits