適用於內嵌式數位訊號處理器模組設計

The Core Module Design of a Digital Signal Processor for Embedded Architecture

鄧紀賓(Chi-Bin Teng)

指導教授 ： 吳紹懋 博士

元智大學/工程學院/電機工程學系/碩士(2002年)

摘要

在本篇論文中，提出一個可合成數位訊號處理器核心的設計，並以產品開發時效性、功能性及可重覆性使用等觀念，利用HDL語言的靈活性來設計一個可編程數位訊號處理器核心架構。在結構上是以定點式16位元為主軸配合數位處理器應有的特質如哈佛式匯流排架構、獨立的快速算數單元、單一週期指令執行能力及管線架構等。最後，完成模組的模擬與驗證。

關鍵字

數位訊號處理 ； 乘加器 ； 硬體描述語言 ； 有限脈衝濾波器

並列摘要

In this thesis, we propose a integrated DSP core design concept for a timing, functional and repeating product development with DHL language’s flexibility to design a programmable DSP core architecture. It uses fixed 16 bits to cope with the DSP character such as Harvard bus structure, a independent/prompt unit, a single executive ability and pipeline arctitecture.

並列關鍵字

DSP ； MAC ； HDL ； FIR

參考文獻

[1]Nelson R. Manohar Alers ,”The Architecture of VLSI Digital Signal Processors’’,AT&T Bell Laboratorles,1988.

[2]J. Nurmi and J.Takala, ”A New Generaton of Parameterized and Extensible DSP Cores”,IEEE Workshop Procs. on Signal Processing System, pp. 320-329, Nov 1997.

[3] Robert E. Owen, Daniel Martin, “A Uniform Analysis Method for DSP Architectures and Instruction Sets with A Comprehensive Example”, IEEE Workshop Procs. on Signal Processing System, pp. 528-537, Oct 1998.

[5]Analog Devices, Digital Signal Processing Applications Using the ADSP-2100 Family.

[7]Matthias H. Welss, Frank Engle, and Gerhard p. Fettweis “A New Scalable DSP Architecture for System on Chip (SOC) Domains”, IEEE Procs on ASSP Conf., pp. 1945-1948, March 1999.