利用部分重組態架構實作多媒體數位影像處理模組

Implementation of Multimedia Digital Signal Processing Module Using Partial Reconfiguration Architecture

鄭樂天(Le-Tien Cheng)

指導教授 ： 黃朝章

元智大學/資訊學院/資訊工程學系/碩士(2009年)

摘要

本論文提出利用部分重組態方法實作多媒體影像處理模組，我們選擇離散餘弦轉換與反離散餘弦轉換當作範例，利用矩陣轉置的特性，建立一個架構，方便利用部分重組態實作離散餘弦轉換與反離散餘弦轉換。實作方面採用Xilinx ISE9.2i 以Verilog 硬體描述語言來完成此架構，之後以FPGA 進行功能模擬和計算數值驗證

關鍵字

部分重組態 ； 離散餘弦轉換 ； 反離散餘弦轉換

並列摘要

In this thesis, we propose the implement of multimedia digital image processing module using partial reconfiguration method, we choose discrete cosine transform
(DCT) and inverse discrete cosine transform (IDCT) as the example, the use characteristic of the matrix transpose to build a architecture easier using partial reconfiguration implement discrete cosine transform and inverse discrete cosine transform. we use the Verilog HDL within Xilinx ISE 9.2i design tool to complete this architecture. After that, we use FPGA for function simulation and verify computation
data

並列關鍵字

Partial Reconfiguration ； Discrete Cosine Transform ； Inverse Discrete Cosine Transform

參考文獻

Lab, Delft University of Technology

Processor for HDTV Applications”，1995

[6] 李宗翰，”以彈性重組態架構實現不同功能之運算”，2008

[7] Xilinx Inc，” Early Access Partial Reconfiguration User Guide For ISE

Difference Based “，Available at