利用正反器交換達到佈局後時序增益

Post-Placement Timing Improvement by Flip-Flop Swapping

容士原(Jung, Shih Yuan)

指導教授 ： 林永隆

國立清華大學/電機資訊學院/資訊工程學系/碩士(2015年)

https://doi.org/10.6843/NTHU.2015.00349

摘要

積體電路的佈局方法已經被研究多年，如何在佈局階段增進效能一直以來都是熱門的研究。在此論文當中，對佈局後的積體電路，我們提出一個利用繞線階段資訊，適當的交換正反器位置達到時序增益的演算法。這個演算法包含三個階段，第一階段設計兩個正反器交換時序變化的公式，第二階段根據此公式產生整個電路的正反器交換列表，第三階段則是提出兩種挑選方式去選擇列表中的正反器做交換。另外，我們的演算法結合了net-based和path-based 的架構，可以便利的在時序精準度與執行時間之間做取捨。實驗結果顯示，一個已經被效能導向佈局後的積體電路，我們提出的演算法能在移動距離限制的條件下達到時序增益。

關鍵字

時序驅動佈局 ； 可用時序差異 ； 正反器 ； 電子設計自動化

並列摘要

Timing-driven placement is a well-known technique that relocates cells along critical paths to improve timing. Traditional approaches fix timing violation while treating clock skew as given. We propose a flip-flop swapping algorithm for adding useful skew. We derive a gain function reflecting timing slack variation from flip-flop swapping. By employing a hybrid of net-based and path-based structure, it facilitates trade off between timing accuracy and time complexity. We test our approach with the benchmark contents of top three winners of ICCAD 2014 contest.
Experiment results show our placer achieves better timing improvement than their solutions.

並列關鍵字

Timing-Driven Placement ； Useful Skew ； Flip-Flop ； EDA

參考文獻

[1] H. Tennsakoon and C. Sechen, “Nonconvex gate delay modeling and delay op-

timization,” Computer-Aided Design of Integrated Circuits and Systems, IEEE

2010, pp. 145–152.

[3] C. S. William Swartz, “Timing driven placement for large standard cell circuits,”

1995, pp. 211–215.