藉由電漿氯化界面層以改善具有氮化介電層之金氧半元件電特性

Improved Electrical Characteristic of Mos Device with Nitrided High-k Dielectric by Plasma Chlorine Treatment on Interfacial Layer

許芳銘(Fang-Ming Hsu)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2011年)

摘要

摘要

VLSI 製程技術近年來一直以元件微縮為目標，在 CMOS 等效氧化層厚度上甚至被要求縮小到 1.0nm 以下。然而，由於二氧化矽氧化層微縮到 1.5nm 以下會導致嚴重的漏電流問題，目前已由相同電容下擁有高物理厚度的高介電常數材料成功解決了。但高介電材料與矽基板為非理想接面、界面氧化層的延生致使 EOT 向下微縮不易與載子遷移率下降都是使用高介電材料介電層所帶來的一些新挑戰。
　　大部分的金屬氧化物和矽基板間沒有相容的接面 ， 大氣中的氧和雜質易穿越往下擴散，往往在界面處會產生一層薄的金屬矽化物，此薄層介電常數低，斷鍵和缺陷繁多，導致臨界電壓變異，熱載子效應顯著，漏電流嚴重，電穩定性下降。為了改善此問題，
我們在沉積介電層的同時邊氮化介電層，以電漿氮化的方式，期望降低矽基板表面缺陷密度，加強元件的穩定性。
第一部分我們以NH3、N2 兩種電漿來氮化界電層。並以適當的cycle數邊沉積high-k邊執行氮化步驟。從實驗結果可以發現以NH3 Plasma氮化的所有條件中先沉積HfO2後再通NH3 Plasma以5 A為1 cycle氮化之電容元件總體特性最佳，不僅EOT得到微縮且漏電流下降，而stress後的平帶電壓位移量也減小，故整體而言相較先通NH3 Plasma再沉積HfO2來的好。而N2 Plasma氮化方式雖然使EOT微縮了1 A，但在可靠度方面無明顯改善，所以往後的兩個部分介電層都以NH3 Plasma氮化來沉積HfO2使之形成HfON來當作我們的High-k介電層。
第二部分針對 high-k dielectric/Si 界面問題作研究，應用不同的化學氧化層對矽表面進行界面工程處理，搭配施打氯電漿在化學氧化層上，做進一步的界面工程。由實驗結果發現，以H2O2、　SC-2成長的化學氧化層之MOS元件，在經氯處理後EOT均得到近0.2nm的微縮，大約都降至0.64nm左右。而在H2O2成長的化學氧化層上以氯處理後漏電流密度變小，且均勻性變得更佳。在元件可靠度的部分無論是H2O2、　SC-2成長的化學氧化層之MOS元件，在經氯處理後，可靠度均有明顯的改善，這顯示經過氮化跟氯處理後會對high-k界面造成影響。綜觀之，以化學氧化層作為界面經氯處理後，不論在基本電性與可靠度的比較分析上皆能兼顧各種優勢，而且製程步驟方便，對於元件微縮與電性改善是十分不錯的界面處理技術。
第三部份承襲前一部分在化學氧化層以氯處理後進行討論，在此我們改變了氯電漿處理的流量與秒數，由實驗結果發現處理時間與流量增加會使元件EOT獲得微縮， EOT最小可以微縮到0.64nm。至於元件可靠度部分，無論是改變氯的流量或是時間，只要是經過氯處理後均獲得改善，這也驗證了氯處理對可靠度是有幫助的。

關鍵字

金氧半 ； 氯 ； 氮 ； 高介電層 ； 電漿 ； 界面

並列摘要

無資料

並列關鍵字

high-k ； Nitrid ； Plasma ； Chlorine ； Interfacial Layer ； Mos

參考文獻

[1]International Technology Roadmap for Semiconductors, 2001 ,edition

[2]Buchanan, et al., Microelectron. Eng.,vol 36, pp.13-20,1997

[3]H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43 ,p.1233 ,

[4]D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264,

[6]J. H. Stathis, et al., IEEE International Electron Devices Meeting, pp.167-171, 1998