二階管線化迴圈式類比數位轉換器之研究

李智豪(Chih-Hao Lee)

指導教授 ： 周懷樸

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

https://doi.org/10.6843/NTHU.2009.00078

摘要

本論文實現一個用於輻射偵檢器中的二階迴圈式類比數位轉換器，並且使用一些方法更有效的節省功率消耗與晶片面積以及改善電容不匹配所造成的非線性誤差，使用兩級處理電路之運算放大器共用，可以減少晶片面積與功率消耗，以及運用與電容比值無關的處理電路，可改善因電容不匹配所造成的非線性現象，電路設計使用TSMC 0.35μm 2P4M製程技術，實現一個10位元迴圈式類比數位轉換器，操作頻率為10MHz，取樣頻率為2MHz，模擬分析結果顯示微分非線性誤差在±0.5LSB之內，積分非線性誤差最大為0.8LSB，電容不匹配情形超過1%，將產生漏碼現象，可運用與電容比值無關的處理電路改善，但會提高功率以及減少轉換速度，晶片面積為1.0*1.2mm2，3V的供應電壓，功率消耗約為21mW。

關鍵字

迴圈式類比數位轉換器 ； 管線化

並列摘要

無資料

並列關鍵字

cyclic ADC ； pipeline

參考文獻

2.D. W. Cline and P. R. Gray, “A Power Optimized 13-b 5 Ms/s Pipelined ADC,” IEEE Journal of Solid-State Circuits, Vol. 31, pp. 294-303, 1996

3.S. H. Lewis, “Optimizing the Stage Resolution in Pipelined, Analog-to-Digital Converters for Video-Rate Applications,” IEEE Transactions on Analog and digital Signal Processing Circuit and Systems II, Vol. 39, pp. 516-523, 1992

5.Y. M. Lin, B. Kim and P. R. Gray, “A 13-b 2.5MHz Self-Calibrated Pipelined A/D Converter in 3-um CMOS,” IEEE Journal of Solid-State Circuit, Vol. 26, pp. 628-636, 1991

6.A. M. Abo and P. R. Gray, “A 1.5-V 10-bit 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter,” IEEE Journal of Solid-State Circuits, Vol. 34, pp. 599-606, 1999

7.B. Razavi, “Design of Analog CMOS Integrated Circuits,” McGraw-Hill Companies Inc., 2001