使用斜坡取樣法之峰值量測及保持電路

A Peak Detect and Hold Circuit Using Ramp Sampling Approach

林健仁(Chien-Jen Lin)

指導教授 ： 周懷樸

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

摘要

峰值檢測電路由於輸入訊號抵達峰值時，須經由判斷確認輸入訊號抵達峰值來使電路保持峰值電壓，如此在輸入訊號急遽變化時，則判斷所需的延遲時間會造成一峰值誤差，一般峰值檢測電路可分為兩種量測峰值的方法，可區分為由OP控制取樣與保持電路之峰值檢測法，及採用整流元件組成之峰值檢測法，前者由判斷峰值所造成之延遲時間會讓輸出峰值電壓隨著輸入訊號下降，後者由於利用整流元件導通時來充電，而判斷峰值所需之延遲時間會造成超越電位，所以這兩種峰值檢測法的精確度因此而受到了限制，本文針對此缺點來設計新的架構，使輸出峰值電壓不敏感於判斷峰值所延遲之時間，在此利用兩個不同斜率之斜坡來產生兩組取樣訊號，再經由兩組取樣與保持電路來取得輸入訊號之兩個不同時間點之電位，來判斷出峰值訊號，使得峰值檢測電路能量測急遽變化之訊號，且可避免超越電位，及不敏感於判斷峰值所需之延遲時間，最後本文電路採用台積電TSMC 0.18μm 1p6m的製程，模擬改進之後，在輸入訊號達峰值時間 1μs，其輸出峰值誤差低於1mV以內。

關鍵字

取樣與保持電路 ； 峰值檢測

並列摘要

無資料

並列關鍵字

sample and hold ； peak detector

參考文獻

[3] 李志豪, “二階管線化迴圈式類比數位轉換器之研究”, NTHU 2009 碩士論文

[1] M. N. Ericson and M. L. Simpson, “A Low-Power, CMOS Peak Detect and Hold Circuit for Nuclear Pulse Spectroscopy,” IEEE Trans. Nucl. Science, Vol. 42(4) 724-728 (1995).

[2] 蘇彥熒, “使用金氧半影像感測器之平行處理遞迴式12位元數位類比轉換器”,NCKU 2005 碩士論文

[6] S. Caccia and G. Bertuccio, “A 60uW High Linearity CMOS Peak-Stretcher / Discriminator,” IEEE Trans. Nucl. Science, Vol. 54, No. 3, Jun. 2007.

Hold Circuits. Part 1. Analysis of the Classical Configuration, ” Nucl. Instrum. Methods