金氧半元件中堆疊式高介電層與界面層之製程研究

Process Study of High-k Gate Stack Dielectrics and Interfacial layer for MOS Devices

吳東益(Dong-Yi Wu)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

https://doi.org/10.6843/NTHU.2009.00174

摘要

VLSI 製程技術近年來一直以元件微縮為目標，在 CMOS 等效氧 化層厚度上甚至被要求縮小到 1.0nm 以下。然而，由於二氧化矽氧化 層微縮到 1.5nm 以下會導致嚴重的漏電流問題，目前已由相同電容下 擁有高物理厚度的高介電常數材料成功解決了，但高介電材料與矽基 板為非理想接面、界面氧化層的延生致使 EOT 向下微縮不易與載子 遷移率下降都是使用高介電材料介電層所帶來的一些新挑戰。
　　首先針對 high-k dielectric/Si 界面問題作研究，應用不同的化學氧化製程對矽表面進行界面工程處理，搭配不同鉿金屬層堆疊應用，做進一步的界面工程。由實驗結果發現，在相同製程溫度下分別以H2O2、　SC-2成長的化學氧化層之MOS元件，發現使用H2O2元件有較小漏電流密度與較低的等效氧化層厚度，H2O2相較於SC-2更適合做為成長化學氧化層的溶液，H2O2（75℃）與H2O2（100℃）元件均擁有較高的元件均勻度與較佳的件可靠度，但H2O2 （75℃）界面氧化層較好，EOT的微縮能力比H2O2（100℃）更佳， 綜觀顯示使用H2O2（75℃）化學氧化層較適合用來當作high-k dielectric/Si 的interfacial layer。接著在high-k dielectric/ interfacial layer 間，堆疊適當cycle 的Hf metal layer(HL)，會有最好的EOT微縮能力、最低的漏電流與較佳的可靠度。綜觀之，適當的Hf metal layer(HL)搭配化學氧化層作為界面處理，不論在基本電性與可靠度的比較分析上皆能兼顧各種優勢，而且製程步驟方便，對於元件微縮與電性改善是十分不錯的界面處理技術。
第二部份以堆疊式介電層結構結構研究，HfAlO/HfO2/chemical oxide/Si堆疊式結構中在不同 PDA 溫度下元件的特性表現，在經過700℃的退火處理，介電層中的斷鍵與缺陷被修補， 加上部份的結晶化使得介電層ｋ值上升，EOT些微的微縮，介電質結構也更為緻密，發現PDA 溫度在700℃時對元件的漏電流、stress CV和 SILC 等特性都有所改善。 若選擇介電層HfSiO則Hf 與 Si 成份比為 2/1較能兼顧電性跟可靠度。搭配堆疊式結構則以HfSiO/ HfO2/chemical oxide/Si的結構在電性與可靠度上略好一點。
　　第三部份：La2O3堆疊式介電層結構對平帶電壓調控的研究，使用TaN/ Dielectric stack/chemical oxide/Si的結構，成長化學氧化層做為緩衝層，實驗結果發現，堆疊式高介電層La2O3/HfO2結構中，結構LH-20-10與 LH-20-20發現平帶電壓均有較大的偏移量。在堆疊式高介電層La2O3/HfAlO結構中，結構LHA-20-20 LHA-20-30發現平帶電壓均有較大的偏移量。比較兩種堆疊式結構，La的參雜皆可以有效的調低平帶電壓，若堆疊式介電層，下層介電層為HfAlO，由於Al會降低參雜La在矽界面產生的效應，因此會使平帶電壓平移量較小。HfAlO的K值也較HfO2低，對於EOT的微縮會也些微的犧牲，但HfAlO與La2O3可能形成LaxAlyO，LaxAlyO的鍵結較好且較為穩定，因此介電層在微縮時，較能落在EOT及漏電流密度趨勢線上。
　　第四部份:針對矽鍺通道應用於不同溫度效應之探討，此部分使用矽鍺超高真空化學分子磊晶系統在矽基板上磊晶形成矽鍺/矽(GS)與矽/矽鍺/矽(SGS)兩種的異質接面，對表面使用相同化學氧化層處理，並堆疊HfAlO高介電常數介電層，使用TaN作為金屬閘極，施予部不同的退火溫度，形成金氧半電容元件。由實驗結果發現，在SiGe/Si結構中，就退火溫度500℃與800℃來討論，發現800℃退火溫度在界面衍生了過厚的界面層，衍生界面層不但品質差且ｋ值低，介電層與SiGe薄膜間的較差衍生界面層，使電特性變差。因此，在SiGe薄膜與介電層的界面的需要更進一步的界面處理，隨著退火溫度提高，電特性與可靠度將會變差的趨勢，SiGe薄膜沉積Si（矽蓋），是提高界面特性的不錯方法。在 Si/SiGe/Si結構中，可以得到與矽基板較為相似的特性，而且皆有較佳的電特性表現。相較之，Si/SiGe/Si異質結構相較於SiGe/Si結構更適用於高溫的製程，Si/SiGe/Si異質結構與介電層也有較好的界面特性，在電特性與可靠度上都較為有優勢。

關鍵字

界面層 ； 高介電層

並列摘要

無資料

並列關鍵字

Interfacial layer ； High-k Dielectrics

參考文獻

[1]International Technology Roadmap for Semiconductors, 2001 ,edition

[2]Buchanan, et al., Microelectron. Eng.,vol 36, pp.13-20,1997

[3]H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996

[4]D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264, 1999

[6]J. H. Stathis, et al., IEEE International Electron Devices Meeting, pp.167-171, 1998