不同合金比例及堆疊高介電層之金氧半電晶體之電特性研究

Electrical Characteristics for MOSFET with High-k of Various Alloys and Stacks

連健宏(Chien-Hung Lien)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

https://doi.org/10.6843/NTHU.2009.00003

摘要

為了改善MOSFET的性能，元件的尺寸被要求越來越小，在未來CMOS技術中等效氧化層厚度(EOT)甚至被要求縮小到1.0 nm以下。然而，當二氧化矽縮小到1.5nm以下時穿隧電流變得相當顯著，導致有很大的汲極漏電流產生。High-k介電層可用來減少這個漏電流發生，因為較厚的介電層可以減少電子或電洞穿越閘極介電層的可能，使得穿隧電流可以被減少。
第一部份我們在High-k dielectric與Si之間利用化學溶液來成長化學氧化層，使High-k dielectric與Si有較佳之界面特性。由實驗結果我們觀察到，使用75℃雙氧水成長化學氧化層之MOSFET元件，有著較好的電特性以及可靠度，顯示使用75℃雙氧水成長化學氧化層之元件有著較佳的界面特性。
第二部份我們使用ALD機台沈積不同的high-k材料作為介電層，使其形成TaN/high-k dielectric/SiO2/Si的MOSFET元件。由實驗結果得知使用HfO2作為介電層之元件，有著較佳的電特性，其中載子遷移率最大可到110(cm2/V-s)，遠大於使用HfAlO作為介電層之元件。在可靠度方面，使用HfAlO(Hf:Al=1:1)作為介電層之元件經Stress後有著較小的臨界電壓漂移及最大轉導值退化比例，顯示摻雜Al至HfO2有助於提昇元件可靠度。
第三部份我們利用不同Al比例之HfO2/HfAlO堆疊式結構來作為閘極介電層。由實驗結果發現使用HfO2/HfAlO(Hf:Al=3:1)作為介電層之元件有較大的飽和汲極電流、最大轉導值及載子遷移率。而使用HfO2/HfAlO(Hf:Al=1:1)之元件經Stress後有較佳的可靠度。而使用HfO2/ HfAlO堆疊式結構作為介電層較使用HfAlO作為單層介電層之元件有較好之電特性。

關鍵字

MOSFET ； high-k dielectric ； metal gate ； HfAlO alloy

參考文獻

[41]王義文，”矽及矽鍺金氧半元件之堆疊式高介電層與界面化學氧化層製程研究”，國立清華大學工程與系統科學系，2008

1]IBM J. RES. & DEV by H. –S. P. Wong

[2]S. M. Sze, “Physics of Semiconductor Devices”, Second printing July, p.469-486

[4]Buchanan, et al., Microelectron. Eng., Vol36, pp.13-20, 1997.

[5]H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43, p.1223, Aug. 1996