堆疊式高介電電荷儲存層對電荷陷阱式快閃記憶體元件之影響

Effects of Stacked High-K Charge trapping layers on Charge Trapping-type Flash Memory Device

蔡姿婷(Tzu-Ting Tsai)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

https://doi.org/10.6843/NTHU.2009.00192

摘要

當浮動式閘極結構之快閃記憶體無法滿足元件微縮的發展時，SONOS-type是取代浮動閘極結構的熱門候選者之一。但是，以氮化矽為電荷儲存層之SONOS快閃記憶體發展到次微米以下時並無法再以降低穿隧氧化層的方式來提高寫入速度，故有很多文獻將以高介電係數材料來取代氮化矽來當作電荷儲存層，但此時面臨到的考驗將會是電荷保持力的持久度。
本實驗將利用不同高介電係數材料以及氮化矽將以堆疊的方式堆疊出電荷儲存層，研究主要是利用不同材料具有不同的特性，配合堆疊式的結構，藉著電荷陷阱密度的多寡、材料結晶溫度的高低、能隙大小的改變、K值影響分壓的不同、陷阱能階的深淺等種種原因，利用能帶工程堆疊出最恰當的電荷儲存層。
由實驗結果得知，不同Hf/Al組成比之HfxAlyO與Si3N4堆疊出的電荷儲存層，會因為Hf:Al比例不同，造成能隙的變化，進而影響操作速度；另外也會因為操作電壓不同，改變主導機制，而呈現不同的寫入/抹除/電荷保持力元件效能。同樣的，不同Hf/Al組成比之HfxAlyO與La2O3堆疊出不同的電荷儲存層，也會受這些情況的影響，此外更探討了退火溫度所帶來的效應。

關鍵字

高介電電荷儲存層 ； 氮化矽

並列摘要

無資料

並列關鍵字

HfAlO

參考文獻

[1] Corporation Flash Memory Group, "Technology Scaling Impact on NOR and NAND Flash Memories and Their Applications" IEEE, Page(s):697 - 700, Oct. 2006

[4] Yan-Ny Tan, et al., ”Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage Layer”, IEEE Transactions on Electron Device ,Vol.51, No.7, Page(s):1143 - 1147,JULY,2004

[5] Jan Van Houdt, et al., “High-k materials for nonvolatile memory applications”, IEEE Physics Symposium, Page(s):234 - 239, April 17-21, 2005

[6] Moon Sig Joo, et al., ”Dependence of Chemical Composition Ratio on Electrical Properties of HfO2-Al2O3 Gate Dielectric”, Jpn. J. Appl. Phys., No.3A, Pl220-l222, MARCH 2003.

[7] W. J. Zhu, et al., ”Effect of Al Inclusion in HfO2 on the Physical and electrical properties of the dielectrics”, IEEE Electron Device Letters, Vol.23, No.11, Page(s):649 - 651, 2002