三角積分調變器最大優點是可藉由雜訊移頻(Noise Shaping)與超取樣(Oversampling)的技巧,來增加信號雜訊比(Signal to Noise Ratio,簡稱SNR)。本篇論文目的,主要是希望能夠利用低成本、高整合度的CMOS製程,實現積分三角調變器的頻寬設計提升為16kHz,以提升語音通信的頻寬,容納更多的信號。除此之外信號的品質仍然維持SNR (Signal-to-Noise ratio)為13-bits,線性度相關的規範例如SNDR(Signal-to-Noise Pulse Harmonic Distortion)為62.5dB的規格。科技發達的今天製程不斷向下微縮,操作的電壓越來越低,因此在硬體的功率消耗方面,考量到實體電路為可攜式產品(Portable Device),因此往低功率的方向去設計。論文中所探討的,是一個適用於語音範圍的積分三角調變器,其中包含調變器模擬與所需要的類比電路甚至數位時脈電路皆有詳盡完整的模擬。在此篇論文中,為了朝高整合度SOC的目標邁進,採用了TSMC 2P4M 0.35um CMOS標準製程,來實現離散時間低通三角積分調變器,此調變器可應用於數位聲頻系統,其實體規格如下:工作電壓2.5V、頻寬16kHz、取樣頻率8.2MHz、信號雜訊比88dB/70.4dB(模擬/量測),3.723mW的功率消耗。