由於在下一個世代互補式金屬氧化物半導體(CMOS)製程中,元件線寬微縮至32奈米或更小尺寸,其閘極氧化層的厚度相對地微縮到只有幾個奈米,因此在製程過程中,閘極氧化層與矽晶圓或光阻間之蝕刻選擇比就顯得相當重要,避免因過蝕刻情形嚴重而造成電性上的影響,因此適當選擇閘極氧化層材料及研究其相關特性變成一個相當值得探討的課題。 本研究是以本實驗室之電感耦合式高密度電漿蝕刻機台(ICP)來研究新蝕刻製程方式,以期增加高介電係數材料二氧化鉿(HfO2)、矽晶圓間之蝕刻選擇比(selectivity)。有別於一般蝕刻製程,本研究藉由曝曬(expose)氮氣電漿,在矽晶圓表面形成一層氮化鍵結,降低矽晶圓之蝕刻率,以期得到較佳蝕刻選擇比。實驗操作參數為電漿源功率(Source Power)、射頻偏壓功率(RF Bias Power)、腔體壓力(Pressure)和曝曬氮氣時間(Exposure Time)。在固定蝕刻條件下,研究在氮化過程中改變這些參數對蝕刻率產生的變化與對蝕刻選擇比的影響。此外,利用射頻阻抗計(Impedance meter)測量晶圓座上的射頻峰值電壓(RF peak voltage),並利用控制器回授控制射頻峰值電壓以固定離子能量,取代一般使用偏壓功率(Bias Power)作為研究蝕刻率的變數。以光譜儀量測在曝曬氮氣電漿過程中氮分子光譜強度,來觀察在氮化過程中電漿的變化,幫助分析曝曬氮氣的影響。 研究指出在較高曝曬電漿源功率、低腔體壓力、適當的曝曬時間及不外加偏壓的狀況下,電漿中發生氮化反應之活性基相對濃度隨之增加,加強矽晶圓表面之氮化效果,使得矽晶圓有較少的蝕刻深度,降低矽晶圓之蝕刻率。 增加曝曬電漿源功率至1400 W,蝕刻選擇比可增加至約5.78;隨著曝曬氮氣電漿時腔體壓力降低,其蝕刻選擇比會隨之增加;改變曝曬氮氣電漿時間,其蝕刻選擇比可由0.855增加至5.78,但外加射頻偏壓功率10W,其蝕刻深度隨著曝曬時間增加而增加,故曝曬氮氣電漿時不宜加偏壓。由結果顯示,藉由曝曬氮氣電漿於矽晶圓表面,可增加二氧化鉿與矽晶圓間之蝕刻選擇比。