三階儲存單元快閃記憶體系統是由可儲存三位元的儲存單元所組成。相比於傳統 的單位元儲存單元快閃記憶體,將多位元資料存入一個儲存單元會導致較高的本 質位元錯誤率,進而影響整個儲存系統的可靠度。 在本論文中,我們擬針對非均等錯誤保護類循環低密度偶校碼於三階儲存單元快 閃記憶體的應用相關問題進行探討。我們首先回顧了既有的均等錯誤保護類循環 低密度偶校碼之構造及特性。整合了快閃記憶體錯誤機制並以數學方式提出內部 機率模型,從而計算出低密度偶校碼於解碼時會用到的可靠比。接著探討一種已 有的非均等錯誤保護類循環低密度偶校碼的建構方式,進一步配合我們的目標調 整使之更能運用在三階儲存單元快閃記憶體。利用此方式,我們建構出了一套非 均等錯誤保護類循環低密度偶校碼的建構方式,並對其效能進行模擬及理論上的 估測。最後將其應用於前述快閃記憶體的模擬當中,藉以驗證我們提出的建構方 式確實更能維持儲存系統的可靠性。