一個適用於1080pHD H.264/AVC編碼的高性能分數移動預估器

A High Throughput Fractional Motion Estimator for 1080pHD H.264/AVC Encoding

吳承隆(Cheng-Long Wu)

指導教授 ： 林永隆

國立清華大學/電機資訊學院/資訊工程學系/碩士(2008年)

https://doi.org/10.6843/NTHU.2008.00145

摘要

本篇論文提出一個高效能的分數移動預估器之設計應用於H.264/AVC影像編碼。此提出的移動預估器設計架構包含了三個可以平行運算的引擎以達到高生產率。此外我們也提出一套客製化的仲裁機制，應用於我們的三運算引擎之資源共享，且此資源共享的方法可以減少使用計算sum of absolute transformed difference 50%硬體合成面積。我們使用TSMC 130nm COMS製程技術合成此移動預估器之設計，於166萬赫茲工作頻率下，合成出約311700個邏輯閘。此設計執行在154萬赫茲工作頻率，可以支援1080pHD的即時影像壓縮。比較於其他相關的論文提出的設計架構，我們提出的分數移動預估器之設計架構可以在較低的工作頻率下，支援相同的影像壓縮且擁有相對較佳的影像品質與較佳的影像壓縮率。

關鍵字

移動預估器 ； H.264/AVC編碼器 ； 超大型積體電路設計

參考文獻

[1] T. C. Chen, Y. W. Huang, and L. G. Chen, “Fully Utilized and Reusable Architecture for Fractional Motion Estimation of H.264/AVC,” in Proc. ICASSP, vol. 5, pp. 9-12, May 2004.

[3] Y. J. Wang, C. C. Cheng, and T. S. Chang, “A Fast Algorithm and Its VLSI Architecture for Fractional Motion Estimation for H.264/MPEG-4 AVC Video Coding,” IEEE trans. TCSVT, vol. 17, pp. 578-583, May 2007.

[4] T. Y. Kuo, Y. K. Lin, and T. S. Chang, “SIFME：A Single Iteration Fractional-Pel Motion Estimation Algorithm and Architecture for HDTV Sized H264 Video Coding,” in Proc. ICASSP, vol. 1, pp. I-1185-I-1188, April 2007.

[5] C. L. Su, W. S. Yang, Y. Li. Chen, Y. Li, C. Wen. Chen, J. In. Guo, S. Y. Tseng, “Low Complexity High Quality Fractional Motion Estimation Algorithm and Architecture Design for H.264/AVC,” in Proc. APCCAS, pp. 578-581, December 2006.

[6] Yang, Goto, and Ikenaga, “High Performance VLSI Architecture of Fractional Motion Estimation in H.264 for HDTV,” in Proc. ISCAS, pp. 2605-2608, May 2006.