具訊號和散熱矽通道配置考量的固定邊框三維晶片佈局規劃

3D-IC Fixed-Outline Floorplanning Considering Signal and Thermal Through-Silicon Via Planning

徐展偉(Chan-Wei Hsu)

指導教授 ： 王廷基

國立清華大學/電機資訊學院/資訊工程學系/碩士(2010年)

摘要

關於3D-IC 平面配置(floorplan) 的研究成果有很多，其中有不少是關於矽通道(Through-Silicon Via，以TSV 表示) 配置的研究。這些研究大致上可分為兩類，一類是只有考慮訊號TSV(Signal TSV，以S-TSV 表示) 位置及配置的研究，另一類是只考慮熱的TSV(Thermal TSV，以T-TSV 表示) 配置的研究。他們都單純只考量其中的一類，而沒有將他們的配置一起做考量，這會讓只做S-TSV 配置的方法少了TSV 能幫助降溫的好處，只考量T-TSV 配置的方法會因為少了S-TSV 的位置而低估繞線長度，並且S-TSV 也能協助散熱，適當地配置S-TSV 也會減少額外的T-TSV，因此可以降低全部的TSV 數量。有鑑於此，我們認為把S-TSV 和T-TSV一起做考量，才不會失去兩方面所帶來的好處，也會讓TSV 的配置更完善。在這篇論文提出了一個S-TSV 與T-TSV 配置的方法，並使用最小成本最大流的方法進一步地改善S-TSV 配置，並能考慮T-TSV 的位置，使得TSV 的總數量更少。

關鍵字

矽通道配置 ； 三維晶片 ； 佈局規劃

並列摘要

無資料

並列關鍵字

TSV planning ； 3D IC ； floorplan

參考文獻

[1] M.-C. Tsai, T.-C. Wang, and T. T. Hwang, “Through-silicon via planning in 3d floorplanning,” in IEEE Transactions on Very Large Scale Integration Systems.

[2] J. Cong, C. Liu, and G. Luo, “Quantitative studies of impact of 3d ic design on repeater usage.” Proceedings of International VLSI/ULSI Multilevel Interconnection Conference, 2008, pp. 344–348.

[3] J. Burns, L. McIlrath, C. Keast, C. Lewis, A. Loomis, K. Warner, and P. Wyatt, “Three-dimensional integrated circuit for low power, highbandwidth systems on a chip.” International Solid State Circuits Conference, 2001, pp. 268–269.

[5] J. Cong, W. Jie, and Y. Zhang, “A thermal-driven floorplan for 3d-ics.” International Conference on Computer Aided Design, 2004, pp. 306–313.

[7] Z.Li and X. et. al, “Efficient thermal via planning approach and its application in 3d floorplanning,” IEEE Trans. Computer-Aided Design.