用於可重構單電子電晶體合成之基於線性臨界值邏輯電路的積項演算法

A Linear Threshold Gate-based Approach Computing Product Terms for Reconfigurable Single-Electron Transistor Array Mapping

江長恩(CHIANG, CHANG EN)

指導教授 ： 王俊堯

國立清華大學/電機資訊學院/資訊工程學系/碩士(2012年)

摘要

隨著低功耗已經成為晶片設計上考量的重要因素之一，有許多低功耗的設備裝置被許多人提出並且探討其中的課題，在眾多低功耗的設備之下，由於單電子電晶體(Single-Electron Transistor)在室溫下的操作過程中的低功耗，這項裝置受到了相當大的關注。時至今日，近期有針對單電子電晶體架構的自動化合成方法被提出以便於設計上的實現。這項自動化合成方法首先利用二元決策圖(Binary Decision Diagram)來計算出設計功能中的乘積項，接著調整這些乘積項合成之順序來最小化單電子電晶體的架構。透過觀察可知乘積項的個數會對合成出來的單電子電晶體的架構產生莫大的影響，有鑒於此，在這篇論文我們提出了線性臨界值邏輯電路(Linear Threshold Logic Circuit)的乘積項演算法並將此演算法整合到之前提出的自動化合成方法來最小化合成後的單電子電晶體之架構。從實驗結果中顯示，相比於目前最新的單電子電晶體自動化合成方法，我們所提出的方法可以大約節省下１４％的面積以及１６％的寬度。

關鍵字

單電子電晶體 ； 合成 ； 線性邏輯電路 ； 積項

並列摘要

無資料

並列關鍵字

SET ； threshold ； product term

參考文獻

[1] N. Asahi, M. Akazawa, and Y. Amemiya, Single-Electron Logic Device Based on the Binary Dicision Dia-

gram," IEEE Trans. Electron Devices, vol. 44, pp. 1109-1116. July. 1997.

[2] R. Bryant, Graph-based Algorithms for Boolean Function Manipulation," IEEE Trans. Computers, vol. 35,

Recongurable Single-Electron Transistor Arrays," in Proc. Design Automation Conf., 2011, pp. 878-883.

congurable Single-Electron Transistor Arrays," Journal on Emerging Technologies in Computing Systems.,