電漿成長及處理界面層對高介電閘金氧半電晶體之影響

VLSI製程技術持續以元件微縮為目標，在CMOS等效氧化層厚度上以被要求微縮至1 nm以下。然而，由於以二氧化矽做為介電層微縮到1.5 nm以下會導致嚴重的漏電流問題，為了元件持續微縮，改採用高介電常數材料取代二氧化矽做為介電層，但高介電材料與矽基板為非理想接面、界面氧化層的增生使EOT微縮不易與載子遷移率下降，皆是使用高介電材料介電層所帶來的一些新挑戰。　　實驗第一部分比較不同方式成長界面氧化層的元件特性，使用原子層沉積機台，在不破真空且不離開腔體(in-situ)的情況下，同一腔體條件一次性完成成長界面氧化層並沉積閘極介電層，預期這種in-situ方式製程過程中不接觸外界空氣，進而有效微縮EOT。我們使用ALD的水氣和氧氣電漿搭配兩種成長時間成長界面層，而相較傳統化學氧化層，透過成長時間的控制可調變電漿方式形成的界面層厚度。使用H2O plasma方式成長界面氧化層的元件，有辦法透過成長時間的增加，同時微縮EOT以及降低漏電流，可靠度也有大幅的改善。　　第二部分延續第一部分將元件製作成電晶體，想要探討不同界面層品質對於SiMOSFET的載子通道有何影響，期望在等效氧化層厚度(EOT)很低的條件下，卻依然可以有快速的電子遷移率及良好的元件特性。實驗結果顯示，使用ALD水氣電漿成長界面層之電晶體，透過成長時間的增加，可以發現電子遷移率(Electron mobility)有degradation的情況，但增加最大轉導值(Gmmax)和飽和區域之汲極電流量，也改善次臨界擺幅(Subthreshold swing)的數值，而表示在考慮界面缺陷的情況下，使用ALD水氣電漿可以得到比較好的薄膜品質，也代表在保有較低的EOT下，也可以透過成長時間的增加使得在電晶體的電特性得到提升。　　第三部分在界面氧化層經化學方式成長後，我們對其作各種不同的鹵素電漿處理，我們使用的介電層堆疊前驅物材料沉積薄膜後可能會有殘留些許碳元素成分，而碳的殘留已被研究會影響元件的可靠度，透過在高介電值介電層上施打氯電漿做處理，碳會與氯結合形成四氯化碳，經由擴散將碳元素帶走，除此之外，在堆疊介電層前施打氟電漿，氟離子會和二氧化鉿鍵結，且會將原生氧化層去除，使得降低等效氧化層厚度。先前研究結果發現，EOT透過電漿處理可以有效微縮，且不會增加過多的漏電流、遲滯值，可靠度也依然不差。我的實驗探討電漿處理對通道造成的影響。從實驗結果發現，氯電漿對於佈值過的矽晶片所成長出來的氧化層，會有蝕刻的效果，進而改成前閘極(Gate-First)的製程方式，而使用電漿處理的電晶體元件普遍電晶體特性都表現不如沒有電漿處理的元件，在EOT可以微縮的情況下，薄膜品質有受到一定的影響，使得界面缺陷增加。唯獨Cl2電漿處理的樣本，在保有微縮EOT效果的同時也仍有良好的電晶體電特性，得到較低的次臨界擺幅(S.S.)和較高的汲極電流和載子遷移率，調整輸出電流能力也較好。

關鍵字

高介電層、ALD

參考文獻

[1] Jeff Pettinato,International Technology Roadmap for Semiconductors, 2001

[2] Buchanan, Microelectron. Eng.,vol 36, pp.13-20,1997

[3] H. S. Momose, IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996

[4] D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264, 1999

[6] J. H. Stathis, IEEE International Electron Devices Meeting, pp.167-171, 1998

國際替代計量

電漿成長及處理界面層對高介電閘金氧半電晶體之影響

全文下載

主題瀏覽