在平台式三維積體電路設計中考慮TSV數量限制的匯流排架構合成器

A TSV-Number-Constrained Bus System Synthesizer for Platform-based 3D IC Design

黃鼎凱(Ding-Kai Huang)

指導教授 ： 林永隆

國立清華大學/電機資訊學院/資訊工程學系/碩士(2009年)

摘要

本論文針對一個名為Chipsburger的平台式三維積體電路設計方法提出一個匯流排架構合成器。Chipsburger透過製造的重複利用來降低成本，但也對晶片層之間的溝通架構造成限制，此外晶片良率會隨著TSV的增加而降低。

我們的目標是在TSV數量的限制下設計一個適合各個應用的匯流排架構。我們使用模擬退火演算法針對Chipsburger產生出實作成本最低的匯流排架構。

實驗結果顯示，此匯流排合成器能針對不同的TSV數量限制產生出適合的匯流排架構。

關鍵字

三維積體電路 ； 匯流排

參考文獻

[2] ARM AMBA Specification and Multi Layer AHB Specification, Available:

[4] S. Kirkpatrick, C. D. Gelatt, and M. P. Vecchi, “Optimization by Simulated Annealing,” Science, vol. 220, no. 4598, pp. 671–680, May 1983

[5] Srinivasan Murali, Luca Benini, and Giovanni De Micheli, “An Application-Specific Design Methodology for On-Chip Crossbar Generation,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 26, pp. 1283-1296, July 2007

[6] Kanishka Lahiri, Anand Raghunathan, and Sujit Dey, “Design Space Exploration for Optimizing On-Chip Communication Architectures,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 23, pp. 952-961, June 2004

[8] Nattawut Thepayasuwan and Alex Doboli, “Layout Conscious Bus Architecture Synthesis for Deep Submicron Systems on Chip,” Proceedings of Design, Automation and Test in Europe, vol. 1, pp. 108-113, February 2004