乒乓網格:一個高效的時脈網格設計

Ping-Pong Mesh: An Efficient Clock Mesh Design

賴彥廷

指導教授 ： 張世杰

國立清華大學/電機資訊學院/資訊工程學系/碩士(2014年)

摘要

隨著製程技術越來越進步，晶片變異（on-chip-variation, OCV）的影響已經佔了時脈偏移(clock skew)相當大的比例，而限制了晶片的效能。為了解決晶片變異的問題，時脈網格(clock mesh)的架構被廣泛的應用在許多高效能的設計上。不幸的是，時脈網格的架構會產生非常大的能量消耗以及瞬間電流。因此，近年來提出了共振時脈(resonant clock)的方法來減少能量消耗問題。然而，先前的方法需要加入大量的去耦電容(decoupling capacitors)，最後的結果常受限於面積成本。在本文中，我們提出了一個創新的時脈共振架構，稱為乒乓網格(Ping-Pong mesh)，來克服那些缺點。我們的兵乓網格架構包含了兩個子網格，分別扮演另一個子網格的去耦電容，且兩個子網格運作在完全相反的時脈相位。我們的兵乓網格有以下兩個優點：（１）兵乓網格不像先前的架構需要額外的去耦電容；（２）相較於先前的架構，兵乓網格能夠減少大約一半的瞬間電流。

關鍵字

時脈網格

參考文獻

[1] S. C. Chan, K. Shepard, and P. Restle, "Design of resonant global clock distributions,” in Proc. ICCD, pp. 248-253, 2003.

[2] S. C. Chan, et al., "A Resonant Global Clock Distribution for the Cell Broadband Engine Processor," in IEEE Journal of Solid-State Circuits, pp.64-72, 2009.

[3] S. C. Chan, P. Restle, K. Shepard, N. James, and R. Franch, "A 4.6 GHz resonant global clock distribution network," in Proc. ISSCC, pp. 342–343, 2004,.

[4] V. Chi, "Salphasic distribution of clock signals for synchronous systems," in IEEE Trans. Comput., vol. 43, no. 5, pp. 597–602, May 1994.

[5] M. Desai, R. Cvijetic, and J. Jensen, "Sizing of clock distribution networks for high performance CPU chips, " in Design Automation Conference, pp. 389–394, 1996.