- 學位論文
平行化改良型步階式里德-所羅門解碼器之晶片設計
Chip Design of Parallel Modified Step-by-Step Reed-Solomon Decoder
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
並列摘要
延伸閱讀
- 蘇郁善（2013）。雙模改良型步階式里德-所羅門解碼器之晶片設計〔碩士論文，國立宜蘭大學〕。華藝線上圖書館。https://doi.org/10.6820/NIU.2013.00143
- 游志強（2005）。以統一式有限場處理單元為基礎的可動態重規劃之里德所羅門解碼器矽智財設計〔碩士論文，國立臺灣大學〕。華藝線上圖書館。https://doi.org/10.6342/NTU.2005.10030
- 黃一哲（2007）。改良式流向法之多級比對演算法指紋辨識晶片設計〔碩士論文，淡江大學〕。華藝線上圖書館。https://doi.org/10.6846/TKU.2007.00771
- 吳仲荃（2013）。考量整備時間與不確定性非等效平行機台之排程探討－以半導體產業封裝晶粒黏貼製程為例〔碩士論文，國立臺灣大學〕。華藝線上圖書館。https://doi.org/10.6342/NTU.2013.01752
- 武威（2000）。A Chip Design and Implementation of 8th-Order Bandpass Sigma-Delta Modulator〔碩士論文，元智大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0009-0112200611321109