算數運算處理器之晶片設計

IC Design of Mathematical Processor

廖鴻儒 ； 陳建中 ； 許能傑

《中華技術學院學報》 39期 (2008/12) Pp. 107-116

https://doi.org/10.7095/JCIT.200812.0107

摘要

內建算術運算處理器為電子產品目前趨勢，嵌入式處理器主要具備彈性嵌入之特性，一般嵌入式系統發展平台的處理器都偏向通用型功能，對於低成本的開發產品，嵌入式處理器並不需要過於複雜結構來進行整合，因此，本文提出一種精簡指令架構，可實現於低複雜度的嵌入式環境，其指令規劃可依設計者更換內部模組的彈性設計，對於低成本的嵌入式系統環境整合開發，能提升嵌入式處理器的使用效率。
本研究主要針對低複雜度的算術運算處理器進行FPGA雛型實現與晶片設計，在FPGA雛型的設計上，其電路結構只使用26 Les(Logic Elements, Altera Cyclone Ⅱ)的相對閘級數。在Full Custom晶片設計上，採用製程為TSMC 0.35μm、2P/4M混合模式來設計，經實際晶片設計驗證，確實能實現於小面積晶片設計，對於低複雜度的嵌入式系統整合環境，本晶片架構可有效整合於小面積的系統晶片上。

關鍵字

嵌入式處理器 ； 算術運算處理器 ； 全客戶設計 ； FPGA

並列摘要

In recently trend, the electronic products always built in mathematical Processor. The embedded processor can provide adaptive property for embedded system. For low-cost applications, it does not require complex functions and architecture in the processor with general purpose. In this paper, we design the simplified architecture circuit of mathematical processor and implement this prototype and chip. This architecture can be modified module for instructions depend on the designer. In integrated system chip for the low-cost, this architecture design can improve the using efficiency of this processor.
In this paper, we have designed the simplified architecture of mathematical processor and implemented FPGA prototype and chip. We employ 26 LEs (Logic Elements, Altera Cyclone Ⅱ) gate count in FPGA prototype. In the full customized chip design, we have used to TSMC 0.35μm, 2P/4M mix-signal process. The chip area can be implemented a small die size. For the integral system chip, it is proved efficient the chip area.

並列關鍵字

Embedded processor ； Mathematical Processor ； Full-Custom ； FPGA