簡易檢索 / 詳目顯示
| 研究生： |
謝知宏 Chia, Zhi Hong |
|---|---|
| 論文名稱： |
膠材楊氏模數及晶片與膠材厚度對晶片尺寸構裝模組在基板朝下的落下撞擊測試結構應力效應 Effects of Young’s modulus of molding compound and thicknesses of chip and molding compound on structural stress in a CSP module with substrate face down under the condition of drop test |
| 指導教授： |
盧威華
Lu, Wei-Hua |
| 學位類別： |
碩士 Master |
| 系所名稱： |
工學院 - 材料工程研究所 Graduate Institute of Materials Engineering |
| 論文出版年： | 2022 |
| 畢業學年度： | 110 |
| 語文別： | 中文 |
| 論文頁數： | 114 |
| 中文關鍵詞： | CSP構裝模組 、落下測試 、晶片厚度 、膠材厚度 、膠材性質 |
| 外文關鍵詞： | CSP module, Drop test, Thickness of chip, Thickness of molding compound, Properties of molding compound |
| DOI URL： | http://doi.org/10.6346/NPUST202200164 |
| 相關次數： | 點閱：24 下載：0 |
| 分享至: |
| 查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 |
摘要 I
Abstract II
致謝 III
目錄 IV
表目錄 VIII
圖目錄 IX
第1章 緒論 1
1.1前言 1
1.2研究背景與文獻回顧 3
1.3研究動機與目的 5
第2章 基礎理論與儀器設備介紹 8
2.1有限元素分析法簡介 8
2.2材料破壞準則 9
2.3彈塑性變形理論[26] 10
2.3.1 降伏準則 11
2.4衝擊理論 11
2.5電腦輔助分析ANSYS軟體 12
2.5.1 ANSYS簡介[29] 12
2.5.2 ANSYS模擬分析程序 12
2.6儀器設備介紹 14
2.6.1 動態熱機械分析儀[30] 14
2.6.2 金相顯微鏡 14
2.6.3 自動雙盤研磨拋光機 15
2.6.4 超高解析度熱場發射掃描式電子顯微鏡 15
第3章 CSP構裝模組尺寸量測建立及膠材性質分析 20
3.1 CSP構裝模組之尺寸量測及成份分析 20
3.2 CSP構裝模組模型建立 21
3.2.1 CSP構裝模組模型繪製 21
3.2.2 各模型改變參數 22
3.3 CSP構裝模組之材料參數 23
3.4 CSP構裝模組於Ansys Workbench LS-Dyna之設定[31] 24
3.5網格收斂分析 25
第4章 CSP構裝模組改變晶片厚度之模擬分析 48
4.1 CSP構裝模組改變晶片厚度之應力分析結果 48
4.1.1 Model A-1 (原始模型) CSP構裝模組晶片厚度為660 m 48
4.1.2 Model A-2 CSP構裝模組晶片厚度為495 m 49
4.1.3 Model A-3 CSP構裝模組晶片厚度為330 m 49
4.2 CSP構裝模組改變晶片厚度之應力分析結果 49
第5章 填入教材後之CSP構裝模組與改變晶片厚度之應力分析結果 58
5.1 CSP構裝模組改變晶片厚度之應力分析結果 58
5.2填入膠材後之CSP構裝模組改變晶片厚度之應力分析結果 59
5.2.1 Model B-1 填入膠材後之CSP構裝模組晶片厚度 660 μm(原始厚度) 59
5.2.2 Model B-2 填入膠材後之CSP構裝模組晶片厚度 495 μm 59
5.2.3 Model B-3 填入膠材後之CSP構裝模組晶片厚度 330 μm 59
5.3 原始模型未填入膠材與填入膠材後改變晶片厚度之應力分析 結果比較 60
第6章 改變晶片上膠材厚度及膠材楊氏模數與最佳化參數應力分析 69
6.1 CSP構裝模組改變晶片厚度之應力分析結果 69
6.1.1 Model C-1填入膠材後之CSP構裝模組晶片上方膠材厚度 150 μm之應力分析結果 69
6.1.2 Model C-2填入膠材後之CSP構裝模組晶片上方膠材厚度 225 μm之應力分析結果 69
6.1.3 Model C-3填入膠材後之CSP構裝模組晶片上方膠材厚度 300 μm (原始尺寸)之應力分析結果 70
6.1.4 Model C-4填入膠材後之CSP構裝模組晶片上方膠材厚度 375 μm之應力分析結果 70
6.2原始模型未填入膠材與填入膠材後改變晶片上方膠材厚度之應力 分析結果比較 70
6.3填入膠材後之CSP構裝模組改變膠材楊氏模數之應力 分析結果 71
6.3.1 Model D-1填入膠材後之CSP構裝模組膠材楊氏模數 1714.9 MPa之應力分析結果 71
6.3.2 Model D-2填入膠材後之CSP構裝模組膠材楊氏模數 2572.3 MPa之應力分析結果 72
6.3.3 Model D-3填入膠材後之CSP構裝模組膠材楊氏模數 3429.8 MPa (原始膠材楊氏模數)之應力分析結果 72
6.3.4 Model D-4填入膠材後之CSP構裝模組膠材楊氏模數 4287.3 MPa之應力分析結果 72
6.3.5 Model D-5填入膠材後之CSP構裝模組膠材楊氏模數 15000 MPa之應力分析結果 73
6.3.6 Model D-6填入膠材後之CSP構裝模組膠材楊氏模數 20000 MPa之應力分析結果 73
6.3.7 Model D-7填入膠材後之CSP構裝模組膠材楊氏模數 22000 MPa之應力分析結果 73
6.3.8 Model D-8填入膠材後之CSP構裝模組膠材楊氏模數 25000 MPa之應力分析結果 73
6.3.9 Model D-9填入膠材後之CSP構裝模組膠材楊氏模數 30000 MPa之應力分析結果 74
6.3.10 Model D-10填入膠材後之CSP構裝模組膠材楊氏模數 40000 MPa之應力分析結果 74
6.4原始模型未填入膠材與填入膠材後改變膠材楊氏模數之應力分析 結果比較 74
6.5 CSP構裝模組之最佳化參數應力分析結果 76
6.5.1 Model E-1最佳化參數(改變晶片厚度330 μm、晶片上方膠材 厚度150 μm及膠材楊氏模數25000 MPa)之應力分析結果 76
6.6原始模型未填入膠材與最佳化參數(改變晶片厚度330 μm、晶片 上方膠材厚度150 μm及膠材楊氏模數25000 MPa)之應力分析 結果比較 76
第7章 結論 111
參考文獻 112
[1] 林宏文，2021，「台灣半導體已經世界第一了嗎？其實我們還有一個很大的遺憾，那就是….。」 網址：https://reurl.cc/M0A1av
[2] 余友軒，2022，「越薄越好，3D薄膜製程大挑戰：淺談原子層沈積技術」網址：https://reurl.cc/q5gax0
[3] 陳信文，陳立軒，林永森，陳志銘，2014，電子構裝技術與材料，高立圖書，新北。
[4] John, H. L. and Ricky, L. S. W., 1999, Chip Scale Package, CSP: Design, Materials, Process, Reliability, and Applications, International Edditions 1999,Mc Graw Hill International, Singapore. pp.1-39.
[5] Intel, 2000 Packaging Databook, The Chip Scale Package(CSP), Intel Corporation, US, California.
[6] Karl J. P. and Paul A. T., 2012, Area Array Interconnection Handbook, Springer New York, NY. pp. 702.
[7] Wong, E. H., Lim, K. M., Lee, N., Seah, S., Hoe, C., and Wang, J., 2002, “Drop Impact Test – Mechanics & Physics of Failure,” IEEE 2002 Electronics Packaging Technology Conference, pp.327-333.
[8] Lim, C. T., and Low, Y. J., 2002, “Investigating the Drop Impact of Portable Electronic Products,” IEEE 2002 Electronics Components and Technology Conference, pp.1270-1274.
[9] Lai, Y. S., Yang, P. C., and Yeh, C. L., 2007, “Effects of different drop test conditions on board-level reliability of chip-scale packages,” Microelectronics Reliability, Vol. 48, pp.274-281.
[10] Kinuko M., Shigeo I., Mitsunori A., Toshio K., Yutaka H., and Ken-ichiro T., 2001, “Effect of the drop impact on BGA/CSP package reliability,” Microelectronics Reliability, Vol. 42, pp.77-82.
[11] Jiang, D. S., Tzeng, Y. L., Wang, Y. P., and Hsiao, C. S., 2006, “Board Level Drop Test and Simulation of CSP for Handheld Application,” IEEE 2006 7th International Conference on Electronics Packaging Technology.
[12] Chen, Z., Che, F., Ding, M. Z., David W. H. S., Chai, T. C., and Vempati S., 2017, “Drop Impact Reliability Test and Failure Analysis for Large Size High Density FOWLP Package on Package,” IEEE 2017 67th Electronics Components and Technology Conference, pp.1196-1203.
[13] 盧柏寧，2016，底膠及晶片對包覆成型晶片尺寸構裝模組在錫球迴焊、膠材硬化製程與溫度循環試驗條件下之結構應力效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[14] 閔繁宇，2015，底膠性質與無鉛錫球形狀對CSP構裝模組在溫度循環試驗條件下之塑性應變能密度探討，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[15] John H. L., 1997, “The roles of DNP (distance to neutral point) on solder joint reliability of area array assemblies,” Soldering & Surface Mount Technology, Vol. 9, No. 2, pp. 58-60.
[16] Amalu, E. H., Ekere, N. N., 2012,“High-temperature Fatigue Life of Flip Chip Lead-free Solder Joints at Varying Component Stand-off Height,” Microelectronics Reliability, Vol. 52, pp.2982-2994.
[17] Madenci, E., Shkarayev, S., and Mahajan, R., 1998, “Potential Failure Sites in a Flip-Chip Package with and without Underfill,” Journal of Electronic Packaging, Transactions of ASME, Vol. 120, pp. 336-341.
[18] Okura, J. H., Darbha, K., Shetty, S., and Dasgupta, A., 1999, “Guidelines to Select Underfills for Flip Chip on Board Assemblies,” IEEE, Electronics Components and Technology Conference, pp.589-594.
[19] JEDEC，2013，Mechanical Shock Component and Subassembly, JESD22-B110B
[20] Zhou, C. Y., Yu, T. X., and Suhir, E., 2009, “Design of Shock Table Tests to Mimic Real-Life Drop Conditions,” IEEE 2009 Transaction on Components and Packaging Technology, Vol. 32, No. 4, pp. 832-837.
[21] Hrennikoff, A., 1941, “Solution of Problems in Elasticity by the Frame Work Method,” Journal of Applied Mechanics, Vol. 8, No. 4, pp. 169-175.
[22] McHenry, D., 1943, “A Lattice Analogy for the Solution of Plane Stress Problems,” Journal of Institution of Civil Engineers, Vol. 21, pp. 59-82.
[23] Turner, M. J., Clough, R. W., Martin, H. C., and Topp, L. J., 1956, “Stiffness and Deflection Analysis of Complex Structures,” Journal of Aeronautical Sciences, Vol. 23, No. 9, pp805-824.
[24] Zienkiewicz, O. C., and Cheung, Y. K., 1967, The finite element method in structural and continuum mechanics, McGraw-Hill, London.
[25] Popov, E. P., 1990, Engineering Mechanics of Solids, Prentice Hall, New Jersey.
[26] 蔡新春，2006，溫度循環負載作用之無鉛化封裝的可靠度評估，博士學位論文，中原大學機械工程學系，桃園。
[27] 許登凱，2008，電子封裝體受熱循環應力之疲勞壽命分析與可靠度研究，碩士論文，國立臺灣大學，工學院機械工程學系，台北。
[28] 劉蕙嘉，2016，晶片堆疊偏移距離及膠材性質對5晶片系統構裝在膠材硬化製程及自由落體試驗條件下之結構應力效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[29] 嘉航科技，2016，「Ansys」網址：https://reurl.cc/NAqLEn
[30] DMA8000 原廠儀器原理與應用，2010，博精儀器Perkin Elmer。
[31] Ansys LS-Dyna 落下衝擊分析課程,2014,虎門科技。
[32] Lee, S. W. R., and Lau, J. H., 2000, “Solder Joint Reliability of Plastic Ball Grid Array with Solder Bumped Flip Chip,” Soldering & Surface Mount Technology, Vol. 12, No. 2, pp. 16-23.
[33] Janz, D. T., 2004, “Reliability of Discrete Power Devices with Lead Free Solder Joints,” M.S dissertation. Institute for Microsystem Technology, Albert Ludwigs University, Freiburg.
[34] 鍾一駿，2008，多晶片模組膠材性質分析及結構應力模擬，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[35] Kim, J. W., Kim, D. G., Hong, W. S., and Jung, S. B., 2005, “Evaluation of Solder Joint Reliability in Flip Chip Packages During Accelerated Testing,” Journal of Electronic Materials, Vol. 34, No. 12, pp. 1550-1557.
[36] 陳劭杰，2006，電子封裝掉落衝擊測試之量化可靠度評估，碩士論文，國立台灣大學機械工程研究所，台北。
校外公開2027/06/10