簡易檢索 / 詳目顯示
| 研究生： |
陳韋翰 Chen, Wei-Han |
|---|---|
| 論文名稱： |
晶片厚度、膠材熱膨脹係數及點膠位置對銅柱狀凸塊構裝在熱壓接合及膠材硬化製程條件下之彈性應變能密度效應 Effects of chip thickness, thermal expansion coefficient and dispensing location of underfill on elastic strain energy density in a copper pillar bump package under the conditions of thermal compression bonding and underfill curing processes |
| 指導教授： |
盧威華
Lu, Wei-Hua |
| 學位類別： |
碩士 Master |
| 系所名稱： |
工學院 - 材料工程研究所 Graduate Institute of Materials Engineering |
| 畢業學年度： | 109 |
| 語文別： | 中文 |
| 論文頁數： | 176 |
| 中文關鍵詞： | 銅柱狀凸塊 、彈性應變能密度 、晶片厚度 、熱膨脹係數 |
| 外文關鍵詞： | Copper pillar bump, Elastic strain energy density, Chip thickness, Thermal expansion coefficient |
| DOI URL： | http://doi.org/10.6346/NPUST202100150 |
| 相關次數： | 點閱：18 下載：0 |
| 分享至: |
| 查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 |
摘要 I
Abstract II
誌謝 IV
目錄 V
表目錄 X
圖目錄 XII
第 1 章 緒論 1
1.1前言 1
1.2文獻回顧 2
1.3研究目的 4
第 2 章 有限元素分析理論及實驗設備 7
2.1有限元素法 7
2.1.1 ANSYS有限元素分析軟體 8
2.1.2 ANSYS模擬分析程序 9
2.2彈性應變能理論 10
2.3彈性理論分析 11
2.4外顯式時間處理理論 15
2.5樑的彎曲剛度 16
2.6實驗設備介紹 17
2.6.1熱壓接合機台 17
2.6.2金相顯微鏡及附屬設備 18
2.6.3自動研磨拋光機 19
2.6.4超高解析熱場發射掃描型電子顯微鏡(High resolution field emission scanning electron microscope，FE-SEM) 20
2.6.5熱示差分析儀 (Differential Scanning Calorimeter，DSC) 21
2.6.6熱重差分析儀 (Thermogravimetric Analyzer，TGA) 22
2.6.7熱機械分析儀 (Thermomechanical Analyzer，TMA) 23
2.6.8動態熱機械分析儀 (Dynamic Mechanical Analyzer，DMA) 25
2.6.9三箱氣體式冷熱衝擊試驗機 26
2.6.10高溫烘箱 (High temperature oven) 27
2.6.11恆溫恆濕機 28
第 3 章 材料性質分析與模型建立 29
3.1實驗及模擬分析流程 29
3.2化學鍍錫實驗結果 30
3.3熱壓接合製程結果 37
3.4電性量測及可靠度測試 42
3.5高分子性質及特性分析結果 42
3.5.1熱示差分析儀分析結果 42
3.5.2熱重差分析儀分析結果 45
3.5.3熱機械分析儀分析結果 46
3.5.4動態熱機械分析儀分析結果 47
3.6構裝體尺寸量測、介金屬層成分分析及基板性質分析結果 48
3.6.1尺寸分析結果 48
3.6.2介金屬層成份分析結果 55
3.6.3基板性質分析結果 58
3.7有限元素模型建立及分析 59
3.7.1有限元素模擬之基本假設 59
3.7.2構裝體繪製 60
3.7.3 ANSYS模擬分析程序 66
3.7.4收斂分析 73
第 4 章 點膠方式對銅柱狀凸塊結構之彈性應變能密度效應 76
4.1銅柱狀凸塊構裝在晶片厚度710 μm之熱壓接合製程模擬分析 77
4.1.1模型Model A-710-α於熱壓接合製程下之模擬結果 77
4.1.2構裝體之各銅柱狀凸塊彈性應變能密度模擬結果比較 82
4.2 晶片角落點膠對銅柱狀凸塊構裝在晶片厚度710 μm之膠材硬化製程模擬分析 83
4.2.1 晶片角落點膠Model B-710-α模型於膠材硬化製程下之模擬結果 83
4.2.2 晶片角落點膠模型與原始模型之彈性應變能密度比較 89
4.3 晶片兩側點膠對銅柱狀凸塊構裝在晶片厚度710 μm之膠材硬化製程模擬分析 90
4.3.1 晶片兩側點膠模型Model C-710-α於膠材硬化製程下之模擬結果 90
4.3.2 晶片兩側點膠模型與原始模型之比較 96
4.4 晶片全部填滿膠材對銅柱狀凸塊構裝在晶片厚度710 μm之膠材硬化製程模擬分析 97
4.4.1 晶片全部填滿膠材模型Model D-710-α於膠材硬化製程下之模擬結果 97
4.5 相同晶片710μm厚度下改變點膠方式之銅柱狀凸塊於熱壓接合及膠材硬化製程模擬結果比較 102
第 5 章 膠材熱膨脹係數對銅柱狀凸塊結構之彈性應變能密度效應 104
5.1 膠材熱膨脹係數對晶片角落點膠模型之銅柱狀凸塊於膠材硬化製程下模擬分析 105
5.1.1膠材熱膨脹係數為0.75α之模型Model B-710-0.75α於膠材硬化製程下模擬結果 105
5.1.2膠材熱膨脹係數為1.25α之模型Model B-710-1.25α於膠材硬化製程下模擬結果 110
5.1.3膠材熱膨脹係數對晶片角落點膠模型之銅柱狀凸塊於膠材硬化製程下之模擬結果比較 115
5.2膠材熱膨脹係數對晶片兩側點膠模型之銅柱狀凸塊於膠材硬化製程下模擬分析 118
5.2.1膠材熱膨脹係數為0.75α之模型Model C-710-0.75α於膠材硬化製程下模擬結果 118
5.2.2膠材熱膨脹係數為1.25α模型Model C-710-1.25α於膠材硬化製程下模擬結果 123
5.2.3膠材熱膨脹係數對晶片兩側點膠模型之銅柱狀凸塊於膠材硬化製程下之模擬結果比較 128
5.3膠材熱膨脹係數對不同點膠方式構裝於膠材硬化製程下之模擬結果比較 129
第 6 章 晶片厚度對銅柱狀凸塊結構之彈性應變能密度效應 130
6.1晶片厚度對未點膠模型之銅柱狀凸塊於膠材硬化製程下模擬分析 131
6.1.1晶片厚度為350 μm之模型Model A-350-α於熱壓接合製程下模擬結果 131
6.1.2晶片厚度為175 μm之模型Model A-175-α於熱壓接合製程下模擬結果 135
6.1.3不同晶片厚度在未點膠模型之銅柱狀凸塊於熱壓接合製程下之模擬結果比較 139
6.2 晶片厚度對晶片角落點膠模型之銅柱狀凸塊於膠材硬化製程下模擬分析 141
6.2.1晶片厚度為350 μm之模型Model B-350-α於膠材硬化製程下模擬結果 141
6.2.2晶片厚度為175 μm之模型Model B-175-α於膠材硬化製程下模擬結果 146
6.2.3不同晶片厚度在晶片角落點膠模型之銅柱狀凸塊於膠材硬化製程下之模擬結果比較 151
6.3晶片厚度對晶片兩側點膠模型之銅柱狀凸塊於膠材硬化製程下模擬分析 153
6.3.1晶片厚度為350 μm之模型Model C-350-α於膠材硬化製程下模擬結果 153
6.3.2晶片厚度為175 μm之模型Model C-175-α於膠材硬化製程下模擬結果 158
6.3.3不同晶片厚度在晶片兩側點膠模型之銅柱狀凸塊於膠材硬化製程下之模擬結果比較 163
6.4 點膠方式、晶片厚度及膠材熱膨脹係數參數最佳化模型之銅柱狀凸塊於膠材硬化製程下模擬分析 165
6.4.1晶片兩側點膠、膠才熱膨脹係數1.25α及晶片厚度為175 μm之模型Model C-175-1.25於膠材硬化製程模擬結果 165
6.4.2點膠方式、膠材熱膨脹係數及晶片厚度最佳化參數於膠材硬化製程之模型與未點膠之模型比較 170
6.4.3改變點膠方式、膠材熱膨脹係數及晶片厚度之模擬總比較 171
第 7 章 結論 173
參考文獻 174
[1] Makoto, Motoyoshi, 2009,“Through-Silicon Via,” IEEE, Vol. 97, No. 1,pp. 43-48.
[2] Noboru, A., Yoshinori M., Masatsugu N., Yoshihito M., and Yoshiyuki A., 2015, “High Productivity Thermal Compression Bonding for 3D-IC,” International 3D Systems Integration Conference , pp. TS7.3.1-TS7.3.5.
[3] Lin, V., Kao, N., Jiang D. S., and Hsiao, C. S., 2013, “Stress Simulation and Design Optimal Study for Cu Pillar bump Structure,” 2013 IEEE 15th Electronics Packaging Technology Conference, pp. 598-601
[4] Lee, Y. C., Kao, C. L., Yannou, J. M., Lee, and C. C., 2013,“Copper Pillar Shape and Related Stress Simulation Studies in Flip Chip Packages,” IEEE Eurpoean Microelectronics Packaging Conference, pp. 1-5
[5] Park, S., Bang, H., Bang, H., and You, J.,2012,“Thermo-mechanical analysis of TSV and solder interconnects for different Cu pillar bump types,”Microelectronic engineering, Vol. 99, pp. 38-42.
[6] Lofrano, M., Cherman, V., Gonzalez, M., and Beyne, E., 2018, Enhanced Cu pillar design to reduce thermomechanical stress induced during flip chip assembly,”Microelectronics Reliability, Vol. 87, pp. 97-105.
[7] Tu, K. N., and Thompson, R. D., 1982,“Kinetics of interfacial reaction in bimetallic Cu6Sn5 thin films,”Acta Metallurgica, Vol. 30, No. 5,pp. 947-952.
[8] Li, J., Zhang, Y., Zhang, H., Chen, Z., Zhou, C., Liu, X., and Zhu, W., 2020,“The thermal cycling reliability of copper bump in flip chip via thermal compression bonding,”Microelectronics Reliability, Vol. 104, pp. 1-12.
[9] Zhu, W., H., Shi, L., Jiang, L., L., and He, H., 2020,“Effect of intermetallic compound thickness on mechanical fatigue properties of copper pillar micro-bumps,” Microelectronics Reliability, Vol. 111, pp. 1-8.
[10] Tu, K. N., and Thompson, R. D., 1982,“Kinetics of interfacial reaction in bimetallic Cu6Sn5 thin films,”Acta Metallurgica, Vol. 30, No. 5,pp. 947-952.
[11] Huang, W., Loman, J. M., and Sener, B.,2002,“Study of the effect of reflow time and temperature on Cu–Sn intermetallic compound layer
[12] reliability,”Microelectronics Reliability, Vol. 42, No. 8, pp. 1229-1234.
[13] Zhao, B., Pai, V., Chinnu, B., Hu, G., Chew, S., and Chin, N., 2006,“FEA Simulation In-situ Warpage Monitoring of Laminated Package Mold with Green EMC using shadow moire system,”Electronic Package Technology, pp. 1-5.
[14] 謝易桀，2016，晶片厚度及底膠形狀對晶片尺寸構裝模組在錫球迴焊、膠材硬化製程與溫度循環試驗條件下之結構應力效應，碩士論文，國立屏東科技大學，機械工程系，屏東。
[15] 林志豪，2016，晶片厚度及銅凸塊位置在熱壓接合及溫度循環試驗條件下對構裝結構應力效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[16] 黃俊維，2018，晶片厚度、錫球形狀及晶片角落點膠位置對晶片尺寸構裝模組塑性應變能密度之效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[17] 盧俊濠，2018，晶片厚度、錫球形狀及晶片兩側點膠位置對晶片尺寸構裝模組塑性應變能密度之效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[18] 張曜安，2019，晶片厚度、膠材熱膨脹係數及銅凸塊位置對銅柱狀凸塊構裝在熱壓接合及膠材硬化製程條件下之彈性應變能效應，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[19] 王新榮、陳時錦、劉亞忠，1997，有限元素及其應用，中央圖書出版社，台北。
[20] Cook, R. D.,2007,Concepts and applications of finite element analysis. John Wiley and Sons, New York.
[21] ANSYS, User’s Manual Ver.11, Element Reference., Swanson Analysis Systems, Inc ., Canonsburg, Illinois.
[22] ANSYS, ANSYS 16.0 Product Help, Solid 185 Element Description, Swanson Analysis Systems, Inc ., Canonsburg, Illinois.
[23] Hibbeler, R., C.,2010, Mechanics of materials, 8th ed. Pearson, Singapore.
[24] Lu, H., Bailey, C., and Cross, M.,2000,“Reliability analysis of flip chip designs via computer simulation,”Journal of Electronic Packaging, Vol. 122, No. 3, pp. 214-219.
[25] 單祖輝，材料力學/Ⅰ，高等教育出版社出版，2004年，北京。
[26] 陸蘇財，2010，3D IC之C2C和C2W堆疊技術，IEK產業情報網。
[27] 閔繁宇，2015，底膠性質與無鉛錫球形狀對 CSP 構裝模組在溫度循環試驗條件下之塑性應變能密度探討，碩士論文，國立屏東科技大學，材料工程研究所，屏東。
[28] Lee, H. T., Chen, M. H., Jao, H. M., and Liao, T. L.,2003,“Influence of interfacial intermetallic compound on fracture behavior of solder joints,”Materials Science and Engineering, Vol. 358, No. 1-2, pp.134-141.
[29] Jang, G. Y., Lee, J. W., and Duh, J. G.,2004,“The nanoindentation characteristics of Cu6Sn5, Cu3Sn, and Ni3Sn4 intermetallic compounds in the solder bump,”Journal of Electronic materials, Vol. 33, No. 10, pp. 1103-1110.
[30] Yang, P. F., Lai, Y. S., Jian, S. R., Chen, J., and Chen, R. S.,2008,“ Nanoindentation identifications of mechanical properties of Cu6Sn5, Cu3Sn, and Ni3Sn4 intermetallic compounds derived by diffusion couples,”Materials Science and Engineering, Vol. 458, No. 1-2, pp. 305-310.
[31] Ricky Lee, S. W., and Lau, J. H.,2000,“Solder joint reliability of plastic ball grid array with solder bumped flip chip,”Soldering & Surface Mount Technology, Vol. 12, No. 2,pp. 16-23.
[32] Peters, M., Hemptenmacher, J., Kumpfert, J., and Leyens, C.,2003,“ Structure and properties of titanium and titanium alloys,”Titanium and titanium alloys: fundamentals and applications, pp. 1-36.
[33] Kim, J. W., Kim, D. G., Hong, W. S., and Jung, S. B.,2005,“Evaluation of solder joint reliability in flip-chip packages during accelerated testing,”Journal of electronic materials, Vol. 34, No. 12, pp. 1550-1557.
校外公開2026/07/01