本篇論文設計固定寬度乘法器,提出一個補償更爲精準的誤差補償電路降低截斷誤差。利用文獻[6]以截斷處最高權重的部份乘積總和,計算輸入位元乘積爲1的平均機率,作爲逼近理想誤差補償的函式,修正文獻[9](typeII)用截斷處最高權重的部份乘積再進行權重分群所造成的補償不足,成功地提升誤差補償的精確度,在16×16位元固定寬度乘法器上能修正86%的截斷誤差。並且移除會隨位元數增長的硬體,設計出固定式誤差補償電路;大幅降低硬體的複雜度,只需要16×16位元完整乘法器53%的電路面積。
為了持續優化網站功能與使用者體驗,本網站將Cookies分析技術用於網站營運、分析和個人化服務之目的。
若您繼續瀏覽本網站,即表示您同意本網站使用Cookies。