高遷移率高度垂直堆疊的奈米片／奈米線通道和與二維材料的比較

劉致為

《電工通訊季刊》 2022第3季 (2022/09) Pp. 98-106

https://doi.org/10.6328/CIEE.202209_(3).0010

摘要

隨著摩爾定律（Moore's Law）的發展，電晶體的先進製程邁入全新的3奈米與2奈米技術節點，具備更高的邏輯密度（logic density）、更快的速度（speed），以及更低的功耗（power consumption），可提供高效能運算和行動通訊等應用。為了持續推進未來的技術節點，許多技術上的革新如電晶體架構改變、新穎通道材料、極紫外光微影（EUV lithography）、先進封裝技術等，全世界各大公司與研發團隊皆投入大量資源進行開發，希望能在競爭激烈的IC產業中拔得頭籌。台積電自5奈米技術節點起採用矽鍺（SiGe）高遷移率通道（high mobility channel）的鰭式電晶體（FinFET）結構（圖一左），本研究團隊在2007年即證實矽鍺通道的遷移率是矽的三倍，並使用矽覆蓋層（Si cap）作為上層的閘極堆疊成長，可增加遷移率（圖一右）。台積電將在2奈米技術節點採用閘極環繞（gate-all-around, GAA）的堆疊奈米片電晶體（stacked nanosheet transistors）結構（圖二），由圖中可看出N型與P型電晶體的影像明顯不同。在本文中將介紹本研究團隊開發的高遷移率、高度垂直堆疊的奈米片（nanosheet）與奈米線（nanowire）通道電晶體，以增加驅動電流為主要目標，並整合極薄通道（ultrathin body）的特性，降低元件的漏電流與次臨界擺幅（subthreshold swing, SS），最後與二維材料（2D material）電晶體進行比較，以接軌未來產業實際應用。