一個利用重複使用的延遲線達到省面積的基於倍數式延遲鎖定迴路的頻率合成器

An Area-Efficient Frequency Synthesizer Based on a Multiplying Delay-Locked Loop with a Reusable Delay Line.

張唯靖(Wei-Ching Chang)

指導教授 ： 陳中平

國立臺灣大學/電機資訊學院/電子工程學研究所/碩士(2022年)

https://doi.org/10.6342/NTU202200610

摘要

本晶片為採用重複使用延遲線的頻率合成器，此晶片採用 TSMC 90 奈米製 程，下線面積約為 1mm x 1mm，核心電路面積約為 0.18mm x 0.25mm。在電源供 應 1V 下，延遲鎖定迴路的輸出為 800MHz，參考突波為-30.2dBc，功耗為 12.2 mW。(功耗包含輸出級)

關鍵字

頻率合成器 ； 延遲鎖定迴路 ； 環形電壓控制延遲線

並列摘要

This chip is a frequency synthesizer that uses a reusable delay line. This chip uses TSMC 90nm process. The total area is about 1mm x 1mm, and core area is 0.18mm x 0.25mm. When the power supply is 1V, the maximum output of the delay locked loop is 800 MHz, and the reference spur is -30.2 dBc, power consumption is 12.2 mW.(Power including output buffer)

並列關鍵字

frequency synthesizer ； delay-locked loop ； ring-type voltage control delay line

參考文獻

[1]“A 6.7MHz-to-1.24GHz 0.0318mm2 Fast-Locking All-Digital DLL in 90nm CMOS."Min-Han Hsieh, IEEE ISSCC 2016.

[2]“Relation Between Delay Line Phase Noise and Oscillator Phase Noise."Behzad Razavi, JSSC 2014.

[3]“An All-Digital Clock Generator Using a Fractionally Injection-Locked Oscilla- tor in 65nm CMOS."P. Park, ISSCC 2012.

[4]“A 0.026mm2 5.3mW 32-to-2000MHz Digital Fractional-N Phase Locked-Loop Using a Phase-Interpolating Phase-to-Digital Converter."T.-K. Jang, ISSCC 2013.

[5]”A 0.048mm2 3mW Synthesizable Fractional-N PLL with a Soft Injection-Locking Technique” Wei Deng, ISSCC Digital Tech. papers, 2015.