寫入模式下減少資料線預充功率之非對稱靜態隨機存取記憶體電路

Asymmetric SRAM cell for reducing bit-lines pre-charge power in write mode

施建豐(Jian-Feng Shi)

指導教授 ： 賴飛羆

國立臺灣大學/電機資訊學院/電機工程學研究所/碩士(2007年)

https://doi.org/10.6342/NTU.2007.10548

摘要

在一個超大型積體電路晶片中，靜態隨機存取記憶體電路往往佔有相當大的面積比例。在下一個世代，可預期移動式裝罝與高效能處理器需求的增加，記憶體電路所佔有的面積也隨之增加。近年來在系統晶片中，低功率的靜態隨機存取記憶體設計講求更高的效能，以及更低的消耗功率。在快取記憶體全部的功率消耗中，以單次寫入所需要的功率最為可觀。由於在記憶體裝置中，位元線、字元線與資料線具有龐大的寄生電容。大部份的低功率靜態隨機存取記憶體設計主要的改良集中在減少線路上的寄生電容與電壓切換的準位。在本論文中我們提出一個可以減少位元線預充功率的非對稱跡記憶體電路，設計概念上是結合兩種不同的結構在一個記憶體單元。實驗結果顯示在記憶體陣列內同一行的寫入預充功率可以減少到九成。

關鍵字

靜態隨機存取記憶體 ； 低功率 ； 超大型積體電路 ； 系統晶片 ； 移動式裝罝

並列摘要

無資料

並列關鍵字

SRAM ； Low power ； VLSI ； System-on-Chip ； Portable devices

參考文獻

[2] Rame E. Aly and Magdy A. Bayoumi ; Low-power cache design using 7T SRAM cell. IEEE Transactions on Circuits and Systems II: Express Briefs, Volume 54, Issue 4, April 2007 pp. 318 – 322.

[3] Dally, William J. and Poulton, John W. ; Digital Systems Engineering, University Press, Cambridge, 1998.

[4] J. Lohstroh, E. Seevinck, and J. Groot ; “Worst-case noise margin criteria for logic circuits and their mathematical equivalence,” IEEE J. Solid State Circuits, vol. SC-18, pp. 803–806, Dec. 1983.

[5] E. Seevinck, F. J. List, and J. Lohstroh; “Static-noise margin analysis of mos sram cells,” IEEE Journal of Solid-State Circuits, SC-22(5):748–754, October 1987.

[6] Chen, Q.; Guha, A.; Roy, K. ;, “An Accurate Analytical SNM Modeling Technique for SRAMs Based on Butterworth Filter Function,” Held jointly with 6th International Conference on Embedded Systems., 20th International Conference on VLSI Design. Jan. 2007. pp. 615 – 620.