以SOI晶片實現微型三軸加速度計

Implementation of SOI-based 3-axis acceleration detecting system

徐家保(Chia-Pao Hsu)

指導教授 ： 葉銘泉 ； 方維倫

國立清華大學/工學院/動力機械工程學系/博士(2010年)

摘要

本研究以SOI晶片為基礎，透過一般型態之電容式平面加速度計為例，探討加速度計元件之設計考量參數，並透過元件設計模擬、製程開發，研製出平面加速度計。並透過量測系統的建置，量測平面加速度計之基本元件特性。從此基礎進而發展新型態透過SOI晶片為基礎，研製以差分電容感測電極之出平面加速度計，其中感測電極以氣密閉合架構提高元件靈敏度，並初步驗證出平面加速度計之可行性。此出平面具有：(1)質量塊包含SOI晶片之元件層以及處理層；(2)量測之靈敏度因為氣密閉合的差分電極感測而增加；(3)透過金屬連接SOI晶片元件層以及處理層的電性；(4)感測電極間距由SOI晶片中的氧化層決定。並透過出平面加速度計之設計概念，進一步設計出單一質量塊三軸加速度計，其中三軸感測方向之電極，皆以氣密閉合差分電容感測電極架構來達成。三軸加速度計除了前述出平面加速度計之特向外，具有：(1)透過多晶矽回填技術連接SOI晶片元件層以及處理層的電性；(2)三軸感測方向皆是以氣密閉合之差分電容電極為架構，且透過單一質量塊感測三軸方向之設計。最後，製程設計具有批量製造之能力，並初步驗證三軸加速度計之可行性。

關鍵字

氣密閉合 ； 差分電容電極 ； 三軸加速度計

並列摘要

無資料

並列關鍵字

SOI ； gap-closing ； differential capacitive electrodes and 3-axis accelerometer

參考文獻

[7] E. Peeters, S. Vergote, B. Puers, and W. Sansen, “A highly symmetrical capacitive micro-accelerometer with single degree-of-freedom response,” J. Micromech. Microeng., Vol. 2, pp.104-112, 1992.

[14] N. Yazdi and K. Najafi, “An all-silicon single-wafer fabrication technology for precision microaccelerometer,” Transducer’97, Chicago, IL, June 1977, pp. 1181-1184.

[17] S. J. Sherman, W. K. Tsang, T. A. Core, R. S. Payne, D. E. Quinn, K. H. Chau, J. A. Farash, and S. K. Baum, “A low-cost monolithic accelerometer: Product/technology update,” in Tech. Dig. IEEE Electron Devices Meeting (IEDM’92), Dec. 1992, pp. 160-161.

[18] B. Boser and R. T. Howe, “Surface micromachined accelerometers,” IEEE J. Solid-State Circuits, Vol. 31, pp. 366-375, Mar. 1996.

[19] K. Chau, S. R. Lewis, Y. Zhao, R. T. Howe, S. F. Bart, and R. G. Marcheselli, “An integrated force-balanced capacitive accelerometer for low-g applications,” Transducer’95, Stockholm, Sweden, June 1995, pp. 593-596.