以FPGA實作40Gbps超高速虛擬輸出佇列

An FPGA Implementation of 40Gbps Ultra High Speed VOQs

李達翊(Ta-I Lee)

指導教授 ： 李端興

國立清華大學/電機資訊學院/資訊工程學系/碩士(2010年)

摘要

Input Buffer Switch現在已經被廣泛的應用在各級網路交換機中，然而他會遇到的一個嚴重問題就是Head of Line Blocking，這個問題會大幅降低交換機的Throughput。虛擬輸出佇列(Virtual Output Queue)可以解決這個問題，然而現在既有的VOQ設計並不足以應付未來高速的40 Gbps網路。

在本篇論文中，我們將透過可程式化邏輯閘陣列晶片(FPGA)具有之高速低容量SRAM特性與DDR SDRAM之低速高容量DRAM特性的結合，創造出容量遠大於SRAM，且速度極快之VOQ。而其中的關鍵即在於如何透過正確的控制訊號及時脈(clock)規劃，將依序到達的每一筆資料傳至正確的位置儲存，並能從正確的佇列中讀出。

本篇論文會先以實作的動機為開頭，並介紹整個系統的架構和設計解決問題的方法，之後詳細敘述VOQ中控制和操作流程，最後展示整個系統的模擬測試和實際在FPGA板上運作的成果。

關鍵字

VOQ

參考文獻

[1] C.-S. Chang, D.-S. Lee and C.-K. Tu, “Recursive construction of FIFO optical multiplexers with switched delay lines,” IEEE Transactions on Information Theory, Vol. 50, pp. 3221-3233, 2004.

[2] Po-Kai Huang, Cheng-Shang Chang, Jay Cheng and Duan-Shin Lee, "Recursive constructions of parallel FIFO and LIFO queues with switched delay lines," IEEE Transactions on Information Theory, Vol. 53, 1778-1798, 2007.

[3] http://www.oiforum.com/public/documents/OIF-SFI5-01.0.pdf, System Interface Level (SxI-5): Common Electrical Characteristics for 2.488-3.125Gbps Parallel Interfaces, 2002.